Prototypage : le monde Arduino cède à son tour aux sirènes du processeur open source RISC-V

Arduino Cinque

Fondée par les créateurs de l’architecture de processeur open source RISC-V à l’université de Californie à Berkeley, la société SiFive a conçu la première carte de prototypage et de développement Arduino architecturée autour d’un processeur à cœur RISC-V, en l’occurrence le circuit intégré de type SoC Freedom E310 ...de la société américaine. Fabriqué selon le procédé de gravure TSMC 180 nm, le SoC FE310 s’architecture autour du cœur Coreplex E31 de SiFive, qui est un cœur 32 bits RV32IMAC cadencé à 320 MHz, auquel sont associés 16 Ko de cache d’instruction de premier niveau, une mémoire de données SRam de 16 Ko, un bloc multiplicateur/diviseur, une mémoire non volatile OTP, un générateur d’horloge flexible et un jeu de périphériques (UART, QSPI, PWM, temporisateurs, etc.).

La carte Arduino Cinque, qui a été présentée pour la première fois en mai dernier à l’occasion de la Maker Faire Bay Area, embarque aussi un circuit ESP32 à double cœur de microcontrôleur Xtensa LX6 de la firme chinoise Espressif qui apporte la connectivité Bluetooth (Classic et Low Energy) et Wi-Fi 802.11b/g/n dans la bande de fréquence des 2,4 GHz. Faisant de l’Arduino Cinque l’une des cartes Arduino les plus évoluées disponibles aujourd’hui.

« L’Arduino Cinque fournit aux rêveurs, aux bricoleurs, aux makers professionnels et aux entrepreneurs en herbe un processeur à l’état de l’art sur l’une des architectures de développement les plus populaires au monde, s’est réjoui Dale Dougherty, fondateur et directeur exécutif de Maker Media. L’utilisation d’un circuit open source bâti sur un cœur RISC-V est une évolution naturelle du monde de l’open hardware et l’Arduino Cinque a le pouvoir de mettre un SoC SiFive particulièrement performant dans les mains des makers un peu partout sur le globe. »

Accessible sous licence open source BSD et sans paiement de redevances à la différence des approches de sociétés comme ARM ou Imagination Technologies (propriétaire de Mips), RISC-V, rappelons-le, définit un jeu d’instructions basé sur les principes des architectures matérielles de processeurs Risc (Reduced Instruction Set Computer). Selon ses promoteurs, ses caractéristiques, doublées de ses capacités d’extension (avec des instructions d’unité de calcul en virgule flottante par exemple), le rendent adapté aussi bien aux serveurs dans le cloud qu’aux terminaux mobiles ou aux systèmes embarqués les plus contraints. (Pour plus de détails, lire notre article Une alternative open source commence à briller au firmament des architectures de processeurs.)