La société allemande d’origine tchèque Codasip, pionnier européen dans le domaine du RISC-V, annonce ce jour une évolution stratégique de ses activités afin de se concentrer sur la demande croissante d'architectures de semi-conducteurs cyber-résilientes.

Parallèlement, Codasip annonce également la cession de son activité de conception de processeurs RISC-V d'entrée de gamme à une société américaine de semi-conducteurs cotée en bourse dont le nom n’a pas été dévoilé.

Dans le cadre de cette cession, l'acquéreur bénéficiera également d'une licence étendue pour Studio, l'outil de conception électronique de Codasip permettant une personnalisation rapide des cœurs de processeurs de Codasip. La transaction devrait être finalisée d'ici un mois.

Selon Codasip, face aux menaces numériques de plus en plus sophistiquées qui frappent les infrastructures numériques, l'industrie des semi-conducteurs est soumise à une forte pression pour intégrer la sécurité dès la conception des systèmes informatiques, et non plus se contenter de corriger les failles après une cyberattaque.

Le virage stratégique de Codasip s’inscrit dans cette tendance en vue non seulement d'enrichir son offre de processeurs sécurisés avec la technologie CHERI (Capability Hardware Enhanced RISC Instructions) sous licence, mais aussi de proposer une gamme de puces-systèmes (SoC) et de FPGA (Field Programmable Gate Arrays) conforme aux spécifications CHERI.

Ces solutions, selon Codasip, permettront aux utilisateurs de déployer des processeurs et des plateformes de calcul, en particulier  RISC-V, axés sur la sécurité et conçus pour une cyber-résilience optimale dès la définition de leur architecture.

« La cyber-résilience est devenue un impératif stratégique pour les gouvernements, les opérateurs d'infrastructures et les fournisseurs de technologies du monde entier, précise Ron Black, le PDG de Codasip. Les approches traditionnelles qui consistent à ajouter la sécurité aux systèmes a posteriori, est une approche que nous jugeons inefficace. Notre priorité est désormais de permettre à nos partenaires d'intégrer la sécurité à l'architecture fondamentale des systèmes informatiques dès leur conception. »

On se souviendra que depuis sa création en 2006, et surtout depuis son entrée sur le marché des coeurs de processeurs RISC-V délivrés sous forme de propriété intellectuelle dès 2015, Codasip a obtenu plusieurs subventions et financements en fonds propres de la part de divers organismes de l'Union européenne et d'autorités nationales, pour un montant global de plus de 119 millions d’euros.

En juillet 2025, la société qui emploie environ 250 personnes, dont 57 % d'ingénieurs matériel et 30 % d'ingénieurs logiciels, avait annoncé que le conseil d’administration de Codasip lançait une procédure accélérée de cession de l’entreprise.

L'annonce d'aujourd'hui ne semble donc pas être l'aboutissement fructueux de ce processus. Il apparaît plutôt clairement que la vente de la totalité des activités n'a pas abouti à des conditions satisfaisantes et que la direction a trouvé un acquéreur pour une partie seulement de l'entreprise et cherche désormais à définir une identité plus claire pour le reste.

Pour rappel, au cours de son développement sur le RISC-V ces dix dernières années, Codasip à développé quatre domaines de produits clés avec des équipes de R&D distinctes. Le premier est le logiciel Studio, un outil d'automatisation de la conception électronique pour le développement et la personnalisation de ses processeurs.

Le second est un portefeuille de processeurs RISC-V applicatifs et embarqués standards, développés avec Studio.

Le troisième est un portefeuille de processeurs RISC-V applicatifs et embarqués fondés sur la technologie CHERI (Capability Hardware Enhanced RISC Instructions).

Le quatrième domaine est celui des processeurs d'application de hautes performance en cours de développement qui bénéficie quant à lui de financements européen, comme par exemple le projet DARE (Digital Autonomy with RISC-V in Europe) dont l'objet est de développer du matériel et des logiciels fondés sur des architectures ouvertes RISC-V qui alimenteront de futurs calculateurs haute performance européens dits exascale (voir notre article).