Analog Devices annonce une nouvelle gamme de puces-systèmes SoC de la famille RadioVerse dont l’objectif est de proposer aux développeurs d’unités radio (RU, Radio Units) une plateforme matérielle/logicielle agile pour créer des RU 5G écoénergétiques.... Pour rappel, environnement de développement complet RadioVerse, lancé en 2021 par Analog Devices, associe des émetteurs-récepteurs RF intégrés, des API logicielles, des outils d’aide à la conception, une documentation complète, l’accès à une communauté d’experts techniques (EngineerZone), des cartes de développement et des designs de référence. L'un des objectifs de cette solution est de simplifier la conception de systèmes à radio logicielle (SDR, Software Defined Radio) pour infrastructures de communication sans fil dans l’aéronautique, la Défense, le test et la mesure, etc.
Aujourd’hui, la gamme de puces-systèmes annoncée pour la 5G se caractérise par une puissance de traitement des signaux RF élevée, associée à une panoplie complète de fonctionnalités numériques spécifiquement adaptées au domaine. Ces circuits complètent l’écosystème RadioVerse d’Analog Devices dont l’architecture à fréquence intermédiaire nulle ZiF (Zero IF), déjà largement utilisée dans les unités radio 4G et 5G en service à travers le monde, simplifie la composition de la chaîne de signal et du filtrage RF, réduisant ainsi le coût des unités radio et les délais de développement de variantes (en matière de bande passante et de consommation).
En raison de la course menée par les opérateurs de réseaux internationaux pour déployer l’infrastructure 5G, la demande en unités radio basse consommation connaît, selon Analog Devices, une augmentation très rapide, avec comme critère décisif le rendement énergétique afin de réduire l’empreinte carbone tout en augmentant la capacité des réseaux.
Référencé ADRV9040, le premier des circuits RadioVerse 5G dispose de huit voies d’émission et réception, offrant chacune une bande passante de 400 MHz. Il intègre des fonctions avancées de traitement du signal numérique, parmi lesquelles des convertisseurs-élévateurs de porteuse numériques (CDUC, Carrier Digital Up-Converter), des convertisseurs-abaisseurs de porteuse numériques (CDDC, Carrier Digital Down-Converter), ainsi que des fonctions de réduction du facteur de crête (CFR, Crest Factor Reduction) et de prédistorsion numérique (DPD, Digital Pre-Distorsion). Selon Analog Devices, cette capacité de traitement du signal étendue évite d’avoir recours à un circuit programmable (FPGA), réduisant de fait l’empreinte thermique, ainsi que les dimensions, le poids, la consommation et le coût d’un système complet
Les algorithmes de prédistorsion numérique du SoC ont été développés à l’aide de techniques d’apprentissage automatique (ML) et optimisés en collaboration avec les fournisseurs d’amplificateurs de puissance en vue de simplifier la conception. Ces algorithmes sont testés et validés pour les cas d’usage 4G et 5G, notamment pour différents types de technologies d’amplificateurs de puissance comme le nitrure de gallium (GaN).
