Le fournisseur de semi-conducteur hollandais NXP Semiconductors vient de lancer un circuit émetteur-récepteur de radar automobile de troisième génération destiné à une détection haute résolution pour les systèmes avancés d'aide à la conduite et de conduite automatisée.

Le composant, référencé TEF8388, intègre sur une seule puce RFCMOS huit canaux d'émission et huit canaux de réception, ouvrant la voie à des configurations de capteurs radar pouvant atteindre plusieurs centaines d'éléments d'antenne virtuelles.

En pratique, NXP indique que cela pourrait permettre une détection d'objets plus précise et une cartographie environnementale améliorée, des fonctionnalités de plus en plus indispensables pour les systèmes de conduite de niveau 2+ jusqu'à 4.

Le circuit est pensé pour s’interfacer avec les circuits de traitement de données de la société, notamment la série des S32R. Architecturé autour d’un coeur Arm Cortex-M7, chargé notamment des opérations d’étalonnage, il délivre une puissance de sortie de 14 dBm et un seuil de bruit de 12dB, le tout dans un boîtier de 16x16 mm.

Ainsi, plutôt que de se concentrer uniquement sur les performances brutes, NXP positionne ce dispositif comme un élément d'une approche système plus globale. Associé à ses processeurs S32R, l'émetteur-récepteur formant de ce fait une plateforme modulaire adaptable à différentes catégories de véhicules et aux exigences régionales.

Une approche qui pourrait, selon NXP, aider les constructeurs automobiles à réutiliser des conceptions tout en optimisant les niveaux de performance.

Le radar haute résolution est désormais un élément clé pour les systèmes avancés d'aide à la conduite (ADAS) et les fonctions de conduite automatisée, note NXP. Mais atteindre les performances requises à grande échelle exige une étroite collaboration au niveau système.

Avec le circuit TEF8388, la société estime que les constructeurs automobiles pourront optimiser les performances radar et accélérer le déploiement de fonctions de conduite plus sûres et plus automatisées sur l'ensemble de leurs flottes.

Sur ce circuit, NXP à soigné le compromis entre le nombre de canaux et la complexité du système. L'augmentation du nombre de canaux entraîne généralement une hausse de la consommation d'énergie et des coûts, tout en complexifiant la gestion thermique. NXP affirme que sa dernière architecture maintient des niveaux de consommation comparables à ceux des dispositifs à nombre de canaux inférieur, tout en réduisant les besoins en composants externes grâce à l'intégration et à l'optimisation du routage des signaux.

Ce qui pourrait simplifier la conception du système et potentiellement réduire les coûts de nomenclature. 

NXP indique enfin qu’un support au développement sur cette puce est d’ores et déjà mise en palce, et une disponibilité plus large du circuit est prévue plus tard en 2026.