Andes dévoile un cœur de processeur RISC-V sécurisé adapté aux exigences du récent standard Matter

Andes-D23

A l’occasion du RISC-V Summit qui s’est tenu les 13 et 14 décembre à San Jose (Californie), Andes Technology, l’un des principaux fournisseurs de cœurs de processeurs RISC-V 32 bits et 64 bits, a dévoilé les détails du cœur 32 bits à trois étages AndesCore D23 qui cible plus particulièrement les applications embarquées et IoT exigeant basse consommation, haute efficacité et faible empreinte silicium.

Le D23 affiche des performances de 4,13 Coremark/MHz (un record parmi les cœurs RISC-V du même type selon Andes), une fréquence minimale de 800 MHz (pour une gravure de 28 nm) et une configuration minimale de seulement 26K portes logiques. Compatible avec les extensions standard RV32GC du jeu d’instructions RISC-V (avec unité de calcul en virgule flottante simple/double précision), le dernier-né des cœurs 32 bits d’Andes prend en charge des extensions récemment ratifiées par l'organisme RISC-V International telles que la manipulation de bits (B), la cryptographie scalaire (K), les opérations de gestion de cache (CMO) et la réduction de taille de code, ainsi que l'extension Packed SIMD/DSP, encore à l’état de projet.

Selon la société, l'extension Packed SIMD utilisée avec le kit de développement logiciel Andes NN, qui comprend l’environnement TensorFlow Lite et l'optimiseur Andes AI, permet aux utilisateurs d’intégrer dans leurs conceptions une accélération IA dans une faible empreinte silicium.

Le cœur D23 met également en œuvre les extensions propriétaires Andes V5, dont StackSafe pour la protection de la pile matérielle, CoDense pour la compression de la taille du code (au-delà de l'extension RISC-V C) et PowerBrake pour la gestion de la consommation.

En outre, le cœur D23 intègre de nombreuses fonctionnalités de sécurité, telles que la protection de la mémoire physique en mode amélioré et en mode superviseur (ePMP/sPMP) afin d'élever le niveau de sécurité du processeur. La récente extension de cryptographie scalaire (K) fournit quant à elle des instructions pour accélérer les opérations AES pour le chiffrement/déchiffrement des communications réseau et des données, ainsi que des instructions SHA256/512 pour les signatures numériques et les certificats. Le D23 est aussi compatible avec le framework AndeSentry, qui offre un cadre pour accueillir des solutions de sécurité de partenaires d’Andes telles qu’un démarrage/débogage sécurisé et un environnement d’exécution de confiance TEE.

Avec ces caractéristiques de sécurité renforcées, le cœur D23 est ainsi parfaitement adapté au nouveau standard IoT Matter, assure la firme asiatique, et il peut être utilisé dans de nombreuses applications telles que les appareils électroménagers intelligents, les dispositifs électroniques portés sur soi et les équipements IoT dotés d’intelligence artificielle (AIoT). On se souviendra que la spécification Matter, publiée officiellement en octobre dernier, définit un standard d’interopérabilité pour le marché de la maison et du bâtiment intelligents, en mettant particulièrement l’accent sur la sécurité.

Le cœur D23 avec la plupart de ses fonctionnalités sera proposé à des clients privilégiés pour évaluation au premier trimestre 2023. Sa disponibilité pour évaluation avec l’ensemble de ses fonctionnalités est prévue pour le troisième trimestre de l’année prochaine.

A noter qu’Andes a profité du RISC-V Summit pour dévoiler également un nouveau membre dans la famille AndesCore 45-Series, en l’occurrence le cœur 64 bits RISC-V AX45MPV conçu pour les processeurs multicœurs sous Linux et apte à effectuer du traitement vectoriel 1024 bits. Ce dernier cible les applications qui doivent manipuler de larges volumes de données telles que l’apprentissage et l’inférence IA dans les centres de données, les systèmes d’assistance à la conduite automobile (ADAS), la réalité virtuelle et augmentée, la vision industrielle, la cryptographie et le multimédia.

Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à l’architecture de processeur RISC-V : Embedded-RISCV