L'embarqué > Matériel & systèmes > Sous-système > Pentek signe une carte OpenVPX 3U conforme à la norme émergente SOSA et fondée sur un RFSoC Zynq de Xilinx

Pentek signe une carte OpenVPX 3U conforme à la norme émergente SOSA et fondée sur un RFSoC Zynq de Xilinx

Publié le 04 février 2020 à 11:25 par François Gauthier        Sous-système Pentek

Pentek 5550

Sur la carte au format OpenVPX 3U référencée Quartz 5550, le fabricant américain de cartes et sous-systèmes d'enregistrement, d'acquisition et de traitement de données Pentek a réuni des convertisseurs analogique/numérique et numérique/analogique à huit canaux et une puce-système RFSoC Zynq UltraScale+ de Xilinx. Conçu pour les applications de communication, d'optoélectronique, de guerre électronique, de radar et de renseignement électromagnétique, le produit a la particularité d’être aligné sur les standards techniques SOSA (Sensor Open Systems Architecture). Gérés par le consortium éponyme, ces standards ouverts visent à favoriser des pratiques de conception communes au travers de la publication d’architectures de référence, l'idée étant de faciliter le déploiement de systèmes de détection militaires et professionnels interopérables. Ces architectures s’appuient sur une conception modulaire et utilisent des normes non propriétaires pour la définition d’interfaces.

Sur la carte Quartz 5550, Pentek a mis en œuvre la norme d'interconnexion de fond de panier VPX Ansi/Vita 67.3D pour les entrées/sorties coaxiales RF et optiques, conformément aux recommandations de la norme SOSA. De plus, la carte intègre une interface 40 Gigabit Ethernet et un sous-système de gestion des entrées/sorties, également requis dans l'architecture de référence SOSA. L'approche modulaire choisie par Pentek s’appuie sur l’association du module eXpress QuartzXM 6001, architecturé autour de la puce RFSoC de Xilinx, et d'une carte porteuse, ce qui permet d'envisager une mise à niveau aisée vers des modules RFSoC de 3e génération dès que ceux-ci seront disponibles, précise la société américaine.

La plate-forme 5550 est préchargée avec une suite de blocs d’IP logiciels pour de nombreuses applications courantes. Il s’agit en l'occurrence de moteurs DMA (Digital Memory Access), d’un contrôleur de mémoire DDR4, de générateurs de signaux de test et de métadonnées, d’un algorithme de compression des données et de contrôle de flux. La carte est aussi livrée avec des application testées et prêtes à l’emploi, pour du déclenchement sur formes d’onde, de la compression d’impulsions de signaux radar (chirp), de la capture de transitoires en temps réel sur des signaux large bande, de l'acquisition de données multimodes et de la décimation étendue. Ainsi, grâce à ces fonctions intégrées, la carte est utilisable telle quelle, ne nécessitant aucun développement sur le FPGA.

En frontal, la carte accepte des entrées analogiques IF (fréquence intermédiaire) ou RF sur huit connecteurs coaxiaux dont les signaux sont routés vers un connecteur de fond de panier Vita 67.3D (voir schéma ci-dessous). Après couplage par baluns au circuit Zynq, les signaux analogiques sont acheminés vers huit convertisseurs analogique/numérique à 4 Géch./s sur 12 bits. Les données ainsi numérisées sont acheminées directement vers la logique programmable et le processeur du circuit RFSoC pour du traitement du signal, ou pour du routage vers d'autres ressources. Huit convertisseurs numérique/analogique fournissent des sorties analogiques vers un second connecteur de fond de panier coaxial Vita-67.3D. Et quatre connexions de fond de panier coaxiales 67.3D supplémentaires sont fournies pour les horloges et les signaux de synchronisation.

Le modèle 5550 utilise également le connecteur de fond de panier Vita-67.3D pour huit voies optiques duplex à 28 Gbit/s. Avec deux interfaces Ethernet 100 Gbit/s ou via un protocole série embarqué par l'utilisateur dans le circuit RFSoC, l'interface du fond de panier Vita-67.3D permet des communications gigabit indépendamment de l'interface PCIe.

Côté programmation, Pentek fournit l’environnement Navigator Design Suite qui comprend notamment l’outil Navigator FDK (FPGA Design Kit) pour personnaliser des blocs d’IP et le Navigator BSP (Board Support Package) qui prend en charge le système d'exploitation PetaLinux de Xilinx sur les processeurs Arm pour créer des applications logicielles hôtes.

 

Sur le même sujet