L'embarqué > Matériel & systèmes > Sous-système > Pentek apporte sorties RF et/ou optiques en fond de panier de cartes VPX fondées sur un FPGA

Pentek apporte sorties RF et/ou optiques en fond de panier de cartes VPX fondées sur un FPGA

Publié le 07 mai 2019 à 06:17 par François Gauthier        Sous-système Pentek

Pentek 54851

Dernier membre en date de la famille de cartes au standard VPX dénommée Jade, la plate-forme 54851 de Pentek, architecturée autour d’un Kintex Ultrascale de Xilinx, propose selon les besoins des variantes d'entrées/sorties large bande en fond de panier via des interconnexions optiques ou RF. Disponibles en option, les connexions optiques s’appuient sur le standard Vita 66.5 (en cours de finalisation) avec des connecteurs optiques (blind-mate MT) et des contacts fixes sur le module enfichable.

Quant aux connexions RF, elles sont fondées sur la spécification Ansi/Vita 67.2, avec des connecteurs analogiques avec contacts SMPM, ou encore sur le standard Ansi/Vita 67.3 type C, avec des connecteurs analogiques à contact aveugle et à ressort montée sur le fond de panier permettant davantage de mouvement aux câbles coaxiaux de diamètre supérieur pour de meilleures performances. Des options futures pour des connecteurs optiques et RF de densité plus élevée sont prévues au fur et à mesure de l’évolution des normes, comme celle prévue pour le Vita 67.3 poussée par le consortium SOSA (Open Group Sensor Open Systems Architecture).

Au-delà, la carte dispose de deux modules de conversion analogique/numérique (12 bits à 500 MHz) de convertisseurs-abaisseurs de fréquence (DDC) et d'un convertisseur élévateur-numérique (DUC) avec deux convertisseurs numériques/analogiques (16 bits à 800 MHz).

Le cœur de la plate-forme est constitué d’un FPGA Kintex UltraScale de Xilinx, allant du modèle d’entrée de gamme KU035 (1 700 blocs DSP) au modèle haute performance KU115 (5 220 blocs DSP). Ce dernier FPGA est adapté aux applications de modulation/démodulation, de codage/décodage, de cryptage/décryptage, etc.

La carte 54851 comprend également une horloge propre, un moteur de synchronisation et une mémoire DDR4, jusqu’à 5 Go. Côté interfaces, le PCI Express Gen3 est pris en charge de manière native, ce qui permet d'accéder aux registres de contrôle et d'état pour contrôler les algorithmes, les machines d'état et le flux de données via les liens LVDS installés en face avant. Le contrôleur DMA installé en usine s'accommode de transferts de données de 6,4 Go/s sur PCIe.

Enfin, pour la programmation, la carte s’appuie sur la suite de logiciels Navigator Design Suite de Pentek, conçue pour fonctionner avec l’environnement Vivado Design Suite de Xilinx et constituée en particulier du Navigator FDK (kit de conception FPGA), pour l’intégration de blocs d’IP personnalisés dans les conceptions, et du Navigator BSP (Board Support Package) pour la création d'applications hôtes.

Sur le même sujet