L'embarqué > Matériel & systèmes > Composant > Le projet De-RISC fournira en 2022 une plate-forme matérielle et logicielle RISC-V européenne pour le spatial

Le projet De-RISC fournira en 2022 une plate-forme matérielle et logicielle RISC-V européenne pour le spatial

Publié le 25 novembre 2020 à 08:47 par Pierrick Arlot        Composant

De-RISC

Lancé en 2019 pour une durée de trente mois et financé partiellement par la Commission européenne dans le cadre du programme H2020, le projet De-RISC (Dependable Real-time Infrastructure for Safety-critical Computer), dont l’ambition est de créer une plate-forme RISC-V calibrée pour les marchés du spatial et de l’avionique, a fêté son premier anniversaire il y a quelques semaines sur des résultats encourageants.

Pour rappel, ce projet ambitieux, qui réunit les sociétés Cobham Gaisler (Suède), fentISS (Espagne) et Thales (France), ainsi que le Barcelona Supercomputing Center (Espagne), veut garantir aux applications aérospatiales l’accès à une technologie made in Europe grâce à l’utilisation du jeu d’instructions open source RISC-V par la plate-forme matérielle et logicielle finale. Selon les promoteurs du projet De-RISC, ce jeu d’instructions gagne en popularité en raison de sa capacité à disposer d'extensions adaptées à des domaines d'application spécifiques et à limiter les coûts relatifs au paiement de redevances.

En l’espace d’un an, le projet a été en mesure de déterminer en premier lieu les exigences définissant la pile technologique De-RISC qui se compose d'une architecture logicielle, d'une architecture de puce-système et d'une plate-forme matérielle apte à être embarquée dans des applications aéronautiques et spatiales. Une première étape indispensable avant le démarrage effectif des activités techniques qui ont rapidement progressé ces derniers mois, assurent les membres du projet.

Très impliqués sur les aspects matériels, la société suédoise Cobham Gaisler et le Barcelona Supercomputing Center ont développé la première version de la puce-système multiprocesseur RISC-V MPSoC De-RISC et l’unité de suivi des performances qui intègre des capacités d’observabilité (Cycle Contention Stack, Request Duration Center) et de contrôlabilité (Maximum-Contention Control Unit). On rappellera que Cobham Gaisler est l’un des spécialistes des cœurs synthétisables 32 bits Leon alignés sur l’architecture de processeur Sparc et, à ce titre, l’un des principaux fournisseurs de processeurs pour l’Agence spatiale européenne ESA. La firme suédoise a dévoilé en décembre 2019 le premier membre d’une famille de cœurs RISC-V sous le nom de Noel-V (lire notre article ici).

Côté logiciels, la société espagnole fentISS, retenue dans divers projets satellitaires de type New Space, a réussi à porter sur le processeur Noel-V le premier prototype de l’hyperviseur qualifié pour l’espace XtratuM XNG ainsi que le système d’exploitation invité paravirtualisé LithOS. Ce dernier utilise les services fournis par XtratuM pour offrir aux applications l’intégralité de l’API APEX (Application EXecutive) Arinc-653. Les activités de validation ad hoc qui visent à produire les preuves nécessaires à une commercialisation ont déjà commencé, précisent les membres du projet De-RISC.

Dans les prochains mois, parmi les défis à relever, figurent la mise en œuvre complète de la virtualisation, les activités de préqualification pour l'espace et l'analyse des conflits de ressources partagées pour minimiser les interférences entre cœurs au sein de la plate-forme. Parmi les tâches logicielles à venir, on citera le portage de RTEMS, un système d'exploitation temps réel open source gratuit, en tant que système d'exploitation invité de XtratuM XNG, et la mise à niveau des outils de développement logiciel pour prendre en charge XNG et LithOS sur le processeur Noel- V.

Les sociétés impliquées dans le projet De-RISC se donnent jusqu’au mois de mars 2022 pour fournir une plate-forme matérielle et logicielle 100% européenne adaptée à l’avionique modulaire intégrée (IMA).

Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à l’architecture de processeur RISC-V : Embedded-RISCV

Sur le même sujet