L'embarqué > Matériel & systèmes > Sous-système > Aries Embedded facilite la programmation FPGA sur un module d’entrée de gamme bâti sur le MAX10 d’Intel

Aries Embedded facilite la programmation FPGA sur un module d’entrée de gamme bâti sur le MAX10 d’Intel

Publié le 22 mai 2019 à 12:10 par Pierrick Arlot        Sous-système

Aries Embedded

Sous le nom de SpiderSoM, la firme allemande Aries Embedded dévoile un module électronique de 70 x 35 mm destiné à l’initiation à la programmation sur FPGA. Similaire à son alter ego pour applications industrielles MX10, le SpiderSoM est architecturé autour du circuit logique programmable MAX10 d’Intel. « Avec ce produit, nous abaissons sciemment le seuil d’entrée de la conception sur FPGA et l’ouvrons à toutes les équipes de développement, assure Andreas Widder, directeur général d’Aries Embedded. Nous comptons ainsi toucher des utilisateurs hors du pur secteur industriel, ce module d’entrée de gamme offrant néanmoins toutes les fonctionnalités FPGA, y compris la prise en charge de différentes IP de processeurs. »

Pour un démarrage rapide, que ce soit avec la SpiderSoM ou avec le module MX10, la société allemande fournit en sus la carte porteuse d’évaluation SpiderBase qui offre en outre une large zone de prototypage (photo ci-contre).

Dans le détail, la SpiderSoM embarque un FPGA MAX10 (du 10M02SC à 2K éléments logiques au 10M16SA à 16K éléments logiques), des broches d’entrées/sorties programmables, une horloge RTC, une sauvegarde sur batterie Li-Ion ou Li-Po avec chargeur et, en option, 4 Mbit de mémoire flash NOR SPI et 8 Mbit de DRam. Une application Wiki sur spiderboard.org aide les utilisateurs à faire leurs premiers pas avec la nouvelle plate-forme, précise Aries Embedded. Des instructions étape par étape et une implémentation logicielle d’un processeur RISC-V sont également disponibles.

Pour les conceptions électroniques professionnelles destinées aux applications industrielles, la société allemande propose donc le module MX10-SoM qui, lui, embarque les versions 10M04DC à 10M50DA du FPGA MAX10. On y trouve aussi 128/256/512 Mbit de mémoire DRam DDR3, un générateur d’horloge programmable, ainsi qu’une boucle à verrouillage de phase (PLL) avec une entrée de référence externe en option. Parmi les 178 broches GPIO disponibles sur le connecteur du module, 13 émetteurs LVDS et 54 récepteurs sont disponibles. Les tensions d’entrée et de sortie du FPGA peuvent être configurées au travers de circuits de gestion d’alimentation PMIC programmables.

A noter que les nomenclatures, les fichiers Gerber et les fichiers de conception de toutes les cartes sont téléchargeables.

Sur le même sujet