L'embarqué > Matériel & systèmes > Composant > Andes propose un cœur de processeur RISC-V ultracompact de 15 000 portes logiques

Andes propose un cœur de processeur RISC-V ultracompact de 15 000 portes logiques

Publié le 14 février 2019 à 10:04 par Pierrick Arlot        Composant  Andes Technology

N22

Membre fondateur de la Fondation RISC-V, le taïwanais Andes Technology, l’un des principaux fournisseurs asiatiques de cœurs de processeurs 32 bits et 64 bits sous licence, lance en ce mois de février le modèle le plus compact de sa famille de cœurs de processeur 32 bits RISC-V. Spécifiquement taillé pour le traitement de protocoles dans des environnements très contraints (communication haut débit, stockage…) et pour les applications sur microcontrôleurs d’entrée de gamme (petits objets connectés, dispositifs électroniques portés sur soi…), le cœur N22 n’occupe que 15 000 portes logiques dans sa configuration la plus simple. Il peut toutefois, précise Andes, fonctionner à une fréquence de 750 MHz une fois gravé en technologie 28 nm et offrir une performance de 3,93 CoreMark/MHz.

Le cœur N22 dispose en outre d’un module de débogage sur deux fils afin de réduire le coût de la puce-système et peut être fourni au sein d’une plate-forme préintégrée avec des périphériques fréquemment utilisés, l’idée étant ici d’accélérer la mise au point de différents types de SoC. « Le N22 est un cœur doté d’un pipeline à deux étages qui intègre des registres génériques 16 ou 32 bits, une fonction optionnelle de prédiction de branchement, un bloc matériel de multiplication et de division, un contrôleur à vecteurs d’interruption et les extensions Andes V5, indique Charlie Hong-Men Su, senior vice-président et directeur technique d’Andes. Au-delà de notre propre environnement de développement, la compatibilité avec les jeux d’instructions RISC-V RV32IMAC ou RV32EMAC ouvre au cœur la suite complète de compilateurs, de débogueurs et de sondes de trace/ICE de la Fondation RISC-V. »

Le dernier-né du catalogue RISC-V de la firme asiatique sera proposé avec diverses options de configuration de niveau système telles que la protection de la mémoire physique (PMP), des mémoires caches et locales, une interface de bus privé et une interface d’E/S rapide à latence inférieure à la durée d’un cycle.

Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à l’architecture de processeur RISC-V : Embedded-RISCV https://www.linkedin.com/showcase/embedded-riscv/

 

Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée aux microcontrôleurs : Embedded-MCU https://www.linkedin.com/showcase/embedded-mcu/

 

Sur le même sujet