En rappochant pour la première fois au sein d'un seul boîtier de type SiP (System-In-Package) ses architectures de FPGA avec des mémoires empilées en 3 dimensions, Altera compte supprimer les traditionnels goulots ...d'étranglement en bande passante dans les systèmes à haute performance. Plus précisément, Altera va intègrer dans un module SiP hétérogène de la mémoire DRam à haut débit HBM2 (High-Bandwidth Memory) de la société Hynix et un circuit SoC Stratix 10. Dans la technologie HBM2, les puces de mémoire DRam sont empilées verticalement et sont interconnectées par le biais de vias traversants TSV (Through-Silicon Vias), associés à des microbumps. L'intégration de mémoires HBM2 dans un SiP hétérogène permet alors d'implanter de la mémoire DRam à proximité de la matrice FPGA. Ce qui raccourcit la longueur de connexion et, par voie de conséquence, fournit, selon Hynix, une bande passante mémoire élevée, jusqu'à 256 Go par seconde, pour une consommation d’énergie par bit jusqu'à 66% inférieure à celle d'une approche classique à base de mémoire DRam discrètes.
Ces SiP Stratix 10 DRam sont donc spécifiquement conçus pour répondre aux exigences extrêmes en termes de bande passante mémoire dans les systèmes à haute performance. Un niveau qu'exigent les applications dans les serveurs de données, les équipements de télédiffusion, les réseaux filaires, l'apprentissage automatique (Machine Learning), la reconnaissance d'image, les accélérateurs de traitement, le traitement vidéo 8K... Des domaines où la quantité de données à traiter est très élévée. Altera est ainsi la première société à intégrer dans un circuit commercial les technologies de mémoires empilées qui permettent d'adapter une application en fonction de la charge de traitement et d'atteindre la bande passante mémoire la plus élevée selon les besoins.
Pour ce faire, Altera peut profiter de la technologie dite EMIB (Embedded Multi-Die Interconnect Bridge) d'Intel. Une approche qui utilise une passerelle de silicium à haute performance et à haute densité pour interconnecter plusieurs puces dans un seul boîtier. Cette technologie se caractérise par des pistes très courtes entre les puces, permettant de construire des composants hétérogènes SiP affichant de performances et un débit élevé pour une consommation inférieure aux solutions basées sur des interposeurs.
Au-delà de ce premier circuit, prévu en production seulement en 2017, la stratégie de SiP hétérogène d'Altera va consister dans les prochains mois à intégrer dans un seul boîtier un FPGA monolithique avec des composants complexes tels que de la mémoire, des processeurs, de l'analogique, des circuits optiques et divers accélérateurs de protocoles implémentés au niveau matériel.
