Un processeur à architecture open source RISC-V voit le jour en Espagne

Lagarto RISC-V

Lagarto. Tel est le nom du premier processeur bâti sur le jeu d’instructions open source RISC-V développé en Espagne. Fabriquée en technologie TSMC 65 nm sous l’égide du Barcelona Supercomputing Center (BSC), la puce, qui a obtenu de meilleurs résultats que prévu, est une étape clé dans la stratégie du laboratoire espagnol ...qui veut devenir une référence dans le domaine des technologies matérielles open source développées en Europe.

Le projet Lagarto a été mis en œuvre suite au constat que le jeu d’instructions des futurs processeurs devait être open source pour garantir la transparence et minimiser la dépendance envers des technologies propriétaires. Le fait que le jeu d’instructions soit ouvert doit aussi garantir l’absence de portes dérobées (backdoors) ou d’instructions qui pourraient nuire à la sécurité ou à la confidentialité des données des utilisateurs.

« Lagarto est la première puce à jeu d’instructions open source développée en Espagne et c’est l’embryon d’un futur processeur européen, assure Mateo Valero, le directeur du BSC. Le projet devait démontrer que notre centre de recherche, fermement engagé dans le développement d'un processeur "made in Europe", est capable de créer les technologies afférentes, et nous y sommes parvenus. »

Dans le détail, la conception initiale de la puce Lagarto est issue du Centro de Investigación en Computación de l'Institut polytechnique national mexicain, avec lequel le BSC entretient une étroite collaboration depuis plusieurs années. Sur la base de cette conception académique, originellement sur architecture Mips, une équipe de trente chercheurs ont planché pendant deux ans pour fabriquer un vrai processeur RISC-V. C’est en mai 2019 que le design final de la puce a pu être envoyé à la plate-forme Europractice et, finalement, une centaine d’exemplaires de Lagarto ont été testés à partir de l’automne dernier.

Le BSC entend désormais créer des puces open source développées en Europe et adaptées au calcul à haute performance, à l'Internet des objets et à d'autres domaines. Le centre de recherches compte dans ce cadre participer à d'autres projets tels que la plate-forme expérimentale de classe « exascale » MareNostrum 5 (MEEP), dont les travaux vont démarrer en ce mois de janvier.

Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à l’architecture de processeur RISC-V : Embedded-RISCV