[EDITION ABONNES] A l’occasion de la conférence Embedded-SEC18 organisée le 7 décembre par L’Embarqué sur le thème de la sécurité des systèmes embarqués, Thales a révélé avoir signé un partenariat avec l’Institut indien de technologie de Madras visant à produire un processeur open source multicœur à architecture RISC-V. ...Selon Bertrand Tavernier, vice-président Software Research & Technologies du groupe français, ce processeur à ségrégation temporelle et spatiale sera apte à répondre aux contraintes de criticité tant en en termes de sécurité et de sûreté de fonctionnement. Des contraintes auxquelles les spécifications RISC-V, telles qu’elles sont définies par la Fondation du même nom créée en 2015 et récemment ralliée par Thales, ne répondent pas forcément, tout du moins dans l’état actuel des choses. (L’organisme a toutefois formé l’été dernier un comité chargé d’établir un consensus autour des meilleures pratiques de sécurité et d’identifier les améliorations potentielles à apporter à la sécurité des objets connectés, des systèmes embarqués et des implémentations d’apprentissage automatique architecturés autour de circuits RISC-V.)

La décision de Thales de travailler avec l’Institut indien de technologie de Madras n’est évidemment pas due au hasard. Organisme public d’ingénierie reconnu comme d’importance nationale par les autorités du sous-continent, l’IIT de Madras a d’ores et déjà développé sous le nom de Shakti un processeur open source doté d’extensions personnalisées qui a ensuite été décliné en plusieurs modèles aptes à répondre à différents besoins, de l’Internet des objets au calcul à hautes performances (HPC).

Ces développements ont été menés dans un cadre plus général d’investissements financiers de l’état indien visant à produire en Inde un processeur « national ». La capacité de l’IIT de Madras à adapter l’architecture RISC-V à des contraintes diverses et variées sera donc mise à profit par Thales pour élaborer une version « safe and secured » dont les résultats, attendus d’ici un an, seront republiés dans le domaine open hardware, précise le responsable de Thales. La société Sysgo, la filiale de Thales qui édite des systèmes d'exploitation et des logiciels de virtualisation adaptés aux besoins des marchés de l'embarqué critique, participera aussi à l'aventure.

On rappellera que l’ambition du groupe français, en rejoignant la Fondation RISC-V, est de travailler avec tous les acteurs industriels et académiques impliqués au sein de cette communauté, déjà forte de 200 membres, au développement des meilleures pratiques de sécurité et de sûreté de fonctionnement applicables aux architectures matérielles libres et ouvertes bâties sur des processeurs RISC-V.

Selon Thales, l’architecture RISC-V s’est distinguée ces derniers temps au niveau de l’amélioration de la sécurité des microprocesseurs contre les cybermenaces. L’expertise du groupe français dans ce domaine pourrait apporter une brique supplémentaire avec la sûreté de fonctionnement et, dans ce cadre, Thales compte collaborer avec les communautés open source pour concevoir des processeurs compatibles avec les exigences des futurs systèmes critiques, en particulier dans les domaines de l’Internet des objets, des équipements embarqués et des implémentations diverses et variées des techniques d’apprentissage automatique. L’idée in fine étant de produire des processeurs qui n’embarquent que les fonctionnalités qui répondent à certaines exigences (sûreté, sécurité, SWaP, etc.), avec la possibilité d'assurer la traçabilité entre le jeu d'instructions et ce que fait concrètement le circuit. Ce qui n'est pas toujours le cas avec des architectures propriétaires...