[EDITION ABONNES] Le fournisseur de circuits logiques programmables QuickLogic a entamé une collaboration avec l’Ecole polytechnique fédérale de Zurich (ETH Zurich) afin d’intégrer ses IP de logique programmable eFPGA ArcticPro au sein de la plate-forme Pulp (Parallel Ultra Low Power) à architecture open source RISC-V de l’établissement. ...Dans ce cadre, l’ETH Zurich devient le premier licencié de la technologie eFPGA de QuickLogic pour le procédé de fabrication 22 nm FD-SOI 22FDX de GlobalFoundries (lire aussi notre article ici).

On rappellera que Pulp est une plate-forme parallèle open source dont il existe des implémentations dans le silicium et qui cible les applications à ultrafaible consommation associant hautes performances de calcul et grande éco-efficacité. Elle est organisée en grappes de cœurs RISC-V étroitement couplées à un sous-système mémoire commun. La plate-forme inclut aussi un jeu de blocs d’IP SystemVerilog, leurs scripts de synthèse et de simulation associés ainsi qu'un environnement d’exécution (écrit en C et en assembleur RISC-V), nécessaires à la réalisation d’un système complet.

Dans le cadre de leur collaboration, QuickLogic et l’ETH Zurich vont développer une puce-système SoC intégrant les cœurs open source RISC-V de l’université et la technologie eFPGA et ce afin que les utilisateurs puissent basculer des fonctions critiques du ou des processeurs vers la matrice de logique programmable. Selon QuickLogic, cette approche permet de créer de multiples coprocesseurs matériels qui accroissent l’efficacité système et les performances tout en abaissant la consommation d’énergie.

Dans un cas d’usage traditionnel, il sera ainsi possible d’utiliser l’eFPGA pour accélérer au niveau matériel la phase d’extraction de caractéristiques (feature extraction) dans des applications d’apprentissage automatique, de reconnaissance de motifs ou de traitement d’image, tout en maintenant la possibilité d’adopter des algorithmes mis à jour. L’association des cœurs RISC-V et de blocs eFPGA doit aussi permettre aux utilisateurs d’explorer de multiples répartitions de charges de travail entre logiciel et matériel pour différents types de conceptions.

« Le haut niveau de flexibilité d’implémentation et la consommation ultrafaible de la technologie eFPGA entre en parfaite adéquation avec les objectifs d’éco-efficacité extrême que nous nous sommes fixés avec la plate-forme Pulp, indique Luca Benini, directeur du projet et l’un de ses initiateurs. Nous allons particulièrement explorer dans ce cadre les fonctions d’extraction de caractéristiques pour l’intelligence artificielle dans les applications de bordure de réseau (edge) et les applications de sécurité. » La disponibilité de la plate-forme complète avec la technologie eFPGA est attendue pour la premier trimestre 2019.

La famille Pulp de l'ETH Zurich