
Les processeurs basés sur l’architecture open source RISC-V ont désormais leur outil de débogage [EDITION ABONNES] Multinationales du cloud, fabricants de FPGA et concepteurs de SoC s'intéressent de plus en plus à l’architecture de processeur open source RISC-V, surnommée le Linux de l’industrie du semi-conducteur. Une architecture qui reçoit aujourd’hui le soutien de certains spécialistes des IP de débogage. ... Le britannique UltraSoC, qui s’est fait un nom sur le marché des IP d’instrumentation, de débogage et d’analyse de traces pour circuits intégrés de type SoC (lire notre article ici), apporte aujourd’hui son soutien à l’architecture open source RISC-V et au jeu d’instructions associé. Un soutien qui va se concrétiser par la capacité des solutions de débogage universels pour SoC de la société à supporter les produits basés sur un ou plusieurs cœurs RISC-V et par le ralliement d’UltraSoC à la Fondation RISC-V. Créé en 2015, cet organisme industriel sans but lucratif est voué à prendre en charge les futurs développements de l’architecture ouverte ISA (Instruction Set Architecture) RISC-V, à en assurer la promotion, à créer des tests de conformité et à organiser la communauté afférente. Parmi ses membres fondateurs, on trouve Google, Hewlett Packard Enterprise (HPE), IBM, Microsoft, Oracle ou Western Digital. Des poids lourds auxquels se sont joints des fabricants de semi-conducteurs rencontrés traditionnellement sur les marchés de l’embarqué comme le français Cortus, spécialiste des cœurs de processeurs 32 bits pour circuits intégrés SoC éco-efficaces, et les américains Microsemi, Nvidia et Rambus. Issue d’un projet lancé en 2010 par des chercheurs du département EECS (Electrical Engineering & Computer Sciences) de l’université de Berkeley aux Etats-Unis, l’initiative open source RISC-V a rapidement intéressé l’industrie en général qui ne voit pas forcément d’un bon œil la domination outrageuse d’une ou de deux architectures de processeurs propriétaires (on pensera notamment à ARM…). Accessible sous licence BSD et sans paiement de redevances, l’architecture ISA RISC-V définit dans la partqiue un jeu d’instructions sur les entiers 32, 64 voire 128 bits, basé sur les principes des architectures matérielles de processeurs Risc (Reduced Instruction Set Computer). Selon ses promoteurs, les caractéristiques relativement génériques du jeu d’instructions RISC-V, doublées de ses capacités d’extension (avec des instructions d’unité de calcul en virgule flottante par exemple), le rendent adapté aussi bien aux serveurs dans le cloud qu’aux terminaux mobiles ou aux systèmes embarqués les plus contraints. Avec la possibilité de l’implémenter dans des FPGA, des macros synthétisables, des SoC ou des designs intégralement personnalisés. Selon UltraSoC, une infrastructure forte de développement et de débogage est néanmoins essentielle au succès de n’importe quelle architecture de circuit et l’approche de la société britannique, indépendante de tout fabricant de semi-conducteurs, serait un complément idéal aux principes d’ouverture du standard RISC-V. « L’architecture ISA RISC-V a besoin d’éléments matériels et logiciels complémentaires pour créer une solution complète, commente ainsi David Kanter du Microprocessor Report. A ce titre le support d’outils de développement, de débogage et d’analyse est essentiel et la participation de firmes spécialisées comme UltraSoC est une étape importante pour la communauté RISC-V. » Dans la pratique les IP et les outils logiciels du Britannique fournissent des mécanismes sécurisés câblés dans le silicium qui surveillent et analysent de manière non intrusive le comportement interne du composant. Ils sont censés simplifier aussi les tâches souvent ardues d’écriture et de débogage de logiciels pour les SoC complexes et fournir des caractéristiques de sécurité permettant de détecter un comportement anormal causé par des bogues ou des attaques malveillantes (Bare Metal Security). En outre les solutions UltraSoC sont compatibles avec les outils de conception open source tels que GDB ainsi qu’avec des produits commerciaux tierces parties comme ceux de Lauterbach ou de Teledyne LeCroy. A noter que la start-up française GreenWaves Technology développe actuellement un processeur ultrasobre pour l’Internet des objets « riches » basé sur l’architecture RISC-V (lire notre article ici).

Les processeurs basés sur l’architecture open source RISC-V ont désormais leur outil de débogage

[EDITION ABONNES] Multinationales du cloud, fabricants de FPGA et concepteurs de SoC s'intéressent de plus en plus à l’architecture de processeur open source RISC-V, surnommée le Linux de l’industrie du semi-conducteur. Une architecture qui reçoit aujourd’hui le soutien de certains spécialistes des IP de débogage. ...

Le britannique UltraSoC, qui s’est fait un nom sur le marché des IP d’instrumentation, de débogage et d’analyse de traces pour circuits intégrés de type SoC (lire notre article ici), apporte aujourd’hui son soutien à l’architecture open source RISC-V et au jeu d’instructions associé. Un soutien qui va se concrétiser par la capacité des solutions de débogage universels pour SoC de la société à supporter les produits basés sur un ou plusieurs cœurs RISC-V et par le ralliement d’UltraSoC à la Fondation RISC-V.

Créé en 2015, cet organisme industriel sans but lucratif est voué à prendre en charge les futurs développements de l’architecture ouverte ISA (Instruction Set Architecture) RISC-V, à en assurer la promotion, à créer des tests de conformité et à organiser la communauté afférente. Parmi ses membres fondateurs, on trouve Google, Hewlett Packard Enterprise (HPE), IBM, Microsoft, Oracle ou Western Digital. Des poids lourds auxquels se sont joints des fabricants de semi-conducteurs rencontrés traditionnellement sur les marchés de l’embarqué comme le français Cortus, spécialiste des cœurs de processeurs 32 bits pour circuits intégrés SoC éco-efficaces, et les américains Microsemi, Nvidia et Rambus.

Issue d’un projet lancé en 2010 par des chercheurs du département EECS (Electrical Engineering & Computer Sciences) de l’université de Berkeley aux Etats-Unis, l’initiative open source RISC-V a rapidement intéressé l’industrie en général qui ne voit pas forcément d’un bon œil la domination outrageuse d’une ou de deux architectures de processeurs propriétaires (on pensera notamment à ARM…). Accessible sous licence BSD et sans paiement de redevances, l’architecture ISA RISC-V définit dans la partqiue un jeu d’instructions sur les entiers 32, 64 voire 128 bits, basé sur les principes des architectures matérielles de processeurs Risc (Reduced Instruction Set Computer). Selon ses promoteurs, les caractéristiques relativement génériques du jeu d’instructions RISC-V, doublées de ses capacités d’extension (avec des instructions d’unité de calcul en virgule flottante par exemple), le rendent adapté aussi bien aux serveurs dans le cloud qu’aux terminaux mobiles ou aux systèmes embarqués les plus contraints. Avec la possibilité de l’implémenter dans des FPGA, des macros synthétisables, des SoC ou des designs intégralement personnalisés.

Selon UltraSoC, une infrastructure forte de développement et de débogage est néanmoins essentielle au succès de n’importe quelle architecture de circuit et l’approche de la société britannique, indépendante de tout fabricant de semi-conducteurs, serait un complément idéal aux principes d’ouverture du standard RISC-V. « L’architecture ISA RISC-V a besoin d’éléments matériels et logiciels complémentaires pour créer une solution complète, commente ainsi David Kanter du Microprocessor Report. A ce titre le support d’outils de développement, de débogage et d’analyse est essentiel et la participation de firmes spécialisées comme UltraSoC est une étape importante pour la communauté RISC-V. »

Dans la pratique les IP et les outils logiciels du Britannique fournissent des mécanismes sécurisés câblés dans le silicium qui surveillent et analysent de manière non intrusive le comportement interne du composant. Ils sont censés simplifier aussi les tâches souvent ardues d’écriture et de débogage de logiciels pour les SoC complexes et fournir des caractéristiques de sécurité permettant de détecter un comportement anormal causé par des bogues ou des attaques malveillantes (Bare Metal Security). En outre les solutions UltraSoC sont compatibles avec les outils de conception open source tels que GDB ainsi qu’avec des produits commerciaux tierces parties comme ceux de Lauterbach ou de Teledyne LeCroy.

A noter que la start-up française GreenWaves Technology développe actuellement un processeur ultrasobre pour l’Internet des objets « riches » basé sur l’architecture RISC-V (lire notre article ici).