
Altera simplifie l’intégration FPGA/CAN ou CNA avec le premier bloc d’IP au standard JESD204B Le fournisseur de circuits de logique programmable Altera annonce la disponibilité de plusieurs cœurs de propriété intellectuelle (IP) conçus pour simplifier l'intégration au niveau système des FPGA de la société avec ...des convertisseurs de données de hautes performances conformément au standard JESD204B récemment publié par l’organisme de spécification Jedec. Rappelons que l’objectif de ce standard d’interface, utilisé dans de nombreuses applications (radars, radios sans fil, équipements d'imagerie médicale, radios logicielles, systèmes industriels…), est de décrire l’interface série entre un FPGA et un convertisseur de données, et donc de simplifier la conception de circuits imprimés en assurant, au sein d’un système, l'interopérabilité des FPGA avec des CAN (convertisseurs analogiques/numériques) et/ou des CNA (convertisseurs numériques/analogiques). Les solutions JESD204B proposées par Altera reposent sur des blocs d’IP, des designs de références, des cartes de développement et des rapports d'interopérabilité pour les convertisseurs de données les plus récents, notamment ceux d’Analog Devices et de Texas Instruments. Le bloc d’IP JESD204B, le seul disponible sur le marché pour cette spécification selon Altera, est conforme au standard JESD204B le plus récent fonctionnant jusqu'à 12,5 Gbit/s. Il comprend l'implémentation de la couche physique, de la couche Liaison de données (data link) et de la couche Transport, le tout à partir d'une source unique. Le catalogue de l’ensemble des ressources JESD204B d’Altera est disponible en ligne, avec des vidéos de démonstration et des rapports complets d'interopérabilité. Altera propose des solutions JESD204B pour ses FPGA haut de gamme en 28 nm, i.e les Stratix V, mais aussi ses FPGA et SoC de milieu de gamme Arria V et d’entrée de gamme Cyclone V. Parallèlement, Texas Instruments a annoncé que son dernier convertisseur N/A 16 bits, référencé DAC38J84 et doté de quatre canaux d’acquisition à 2,5 Gbit/s, supporte d’ores et déjà la spécification d’interface série JESD204B pour des débits jusqu’à 12,5 Gbit/s. Les rapports d’interopérabilité entre ce convertisseur et les FPGA Stratix V et Arria V est disponible ici.

Altera simplifie l’intégration FPGA/CAN ou CNA avec le premier bloc d’IP au standard JESD204B

Le fournisseur de circuits de logique programmable Altera annonce la disponibilité de plusieurs cœurs de propriété intellectuelle (IP) conçus pour simplifier l'intégration au niveau système des FPGA de la société avec ...des convertisseurs de données de hautes performances conformément au standard JESD204B récemment publié par l’organisme de spécification Jedec.

Rappelons que l’objectif de ce standard d’interface, utilisé dans de nombreuses applications (radars, radios sans fil, équipements d'imagerie médicale, radios logicielles, systèmes industriels…), est de décrire l’interface série entre un FPGA et un convertisseur de données, et donc de simplifier la conception de circuits imprimés en assurant, au sein d’un système, l'interopérabilité des FPGA avec des CAN (convertisseurs analogiques/numériques) et/ou des CNA (convertisseurs numériques/analogiques).

Les solutions JESD204B proposées par Altera reposent sur des blocs d’IP, des designs de références, des cartes de développement et des rapports d'interopérabilité pour les convertisseurs de données les plus récents, notamment ceux d’Analog Devices et de Texas Instruments. Le bloc d’IP JESD204B, le seul disponible sur le marché pour cette spécification selon Altera, est conforme au standard JESD204B le plus récent fonctionnant jusqu'à 12,5 Gbit/s. Il comprend l'implémentation de la couche physique, de la couche Liaison de données (data link) et de la couche Transport, le tout à partir d'une source unique. Le catalogue de l’ensemble des ressources JESD204B d’Altera est disponible en ligne, avec des vidéos de démonstration et des rapports complets d'interopérabilité. Altera propose des solutions JESD204B pour ses FPGA haut de gamme en 28 nm, i.e les Stratix V, mais aussi ses FPGA et SoC de milieu de gamme Arria V et d’entrée de gamme Cyclone V.

Parallèlement, Texas Instruments a annoncé que son dernier convertisseur N/A 16 bits, référencé DAC38J84 et doté de quatre canaux d’acquisition à 2,5 Gbit/s, supporte d’ores et déjà la spécification d’interface série JESD204B pour des débits jusqu’à 12,5 Gbit/s. Les rapports d’interopérabilité entre ce convertisseur et les FPGA Stratix V et Arria V est disponible ici.