
Jusqu'à 4,4 millions de cellules logiques dans les FPGA Virtex haut de gamme de Xilinx ! 4,4 millions de blocs logiques pour le Virtex VU440 de Xilinx gravé en technologie 20 nm chez TSMC, soit deux fois plus que le Virtex-7 2000T, l'actuel FPGA le plus puissant de l'Américain ! Tel est le record de densité ...atteint par Xilinx sur ce circuit programmable haut de gamme de dernière génération dont la disponibilité est prévue dans le courant du premier semestre 2014. Un circuit qui implémente, tout comme les derniers en date de ses cousins de moyenne gamme Kintex, l’architecture de classe Asic UltraScale. Développée par Xilinx, cette architecture s’appuie sur des technologies de routage, d’analyse de timing (arbres d’horloge) et d’optimisation du placement des cellules logiques (avec des chemins de données critiques calibrés au plus juste) qui s'avèrent similaires à celles mises en œuvre sur les Asic. Un des objectifs étant de diminuer les goulets d’étranglement, en termes de bande passante, au niveau des interconnexions internes du FPGA. Dans la famille Kintex UltraScale, on trouvera jusqu’à 1,16 million de cellules logiques et 5 520 blocs DSP, 76 Mbits de mémoire BRam, des transceivers à 16,3 Gbit/s, des blocs d’interconnexion PCI Express Gen3 et la sous-couche de contrôle d’accès MAC pour l’Ethernet à 100 Gbit/s. Les marchés visés sont l’imagerie haut de gamme (8K/4K), les équipements radio LTE et W-CDMA, la gestion de trafic réseau, les systèmes radars… Dans la gamme Virtex UltraScale, qui offre jusqu'à 50 millions de portes “équivalents” Asic, on trouve donc 4,4 millions de cellules logiques, mais moins de blocs DSP (2 880), ce qui destine plutôt ces circuits aux applications d’émulation et de prototypage haut de gamme et aux routeurs, commutateurs ou ponts fonctionnant à très haut débit (400 Gbit/s). Ces circuits, actuellement échantillonnés, s’utilisent avec l’environnement de développement Vivado, adapté à l'optimisation de ces architectures, et avec la méthodologie de design UltraFast proposée par Xilinx aux utilisateurs pour accélérer les temps de conception (guide de travail, vidéos de formation, exemples d’implémentation, etc.).

Jusqu'à 4,4 millions de cellules logiques dans les FPGA Virtex haut de gamme de Xilinx !

4,4 millions de blocs logiques pour le Virtex VU440 de Xilinx gravé en technologie 20 nm chez TSMC, soit deux fois plus que le Virtex-7 2000T, l'actuel FPGA le plus puissant de l'Américain ! Tel est le record de densité ...atteint par Xilinx sur ce circuit programmable haut de gamme de dernière génération dont la disponibilité est prévue dans le courant du premier semestre 2014. Un circuit qui implémente, tout comme les derniers en date de ses cousins de moyenne gamme Kintex, l’architecture de classe Asic UltraScale. Développée par Xilinx, cette architecture s’appuie sur des technologies de routage, d’analyse de timing (arbres d’horloge) et d’optimisation du placement des cellules logiques (avec des chemins de données critiques calibrés au plus juste) qui s'avèrent similaires à celles mises en œuvre sur les Asic. Un des objectifs étant de diminuer les goulets d’étranglement, en termes de bande passante, au niveau des interconnexions internes du FPGA.

Dans la famille Kintex UltraScale, on trouvera jusqu’à 1,16 million de cellules logiques et 5 520 blocs DSP, 76 Mbits de mémoire BRam, des transceivers à 16,3 Gbit/s, des blocs d’interconnexion PCI Express Gen3 et la sous-couche de contrôle d’accès MAC pour l’Ethernet à 100 Gbit/s. Les marchés visés sont l’imagerie haut de gamme (8K/4K), les équipements radio LTE et W-CDMA, la gestion de trafic réseau, les systèmes radars…

Dans la gamme Virtex UltraScale, qui offre jusqu'à 50 millions de portes “équivalents” Asic, on trouve donc 4,4 millions de cellules logiques, mais moins de blocs DSP (2 880), ce qui destine plutôt ces circuits aux applications d’émulation et de prototypage haut de gamme et aux routeurs, commutateurs ou ponts fonctionnant à très haut débit (400 Gbit/s).

Ces circuits, actuellement échantillonnés, s’utilisent avec l’environnement de développement Vivado, adapté à l'optimisation de ces architectures, et avec la méthodologie de design UltraFast proposée par Xilinx aux utilisateurs pour accélérer les temps de conception (guide de travail, vidéos de formation, exemples d’implémentation, etc.).