
Altera choisit le processeur 64 bits Cortex-A53 quadricœur pour ses SoC Stratix 10 Le fournisseur de circuits programmables logiques Altera a profité de la manifestation ARM TechCon organisée à Santa Clara (Californie) pour annoncer que ses composants SoC Stratix 10, fabriqués suivant le procédé Tri-Gate ...14 nm d’Intel, intégreront un processeur quadricœur haut de gamme 64 bits ARM Cortex-A53, réalisé lui aussi en technologie Tri-Gate 14 nm. Sur le SoC, ce processeur vient compléter les blocs de traitement numérique du signal en virgule flottante ainsi qu’une matrice FPGA de haute performance, dotée d’une fréquence de fonctionnement supérieure à 1 GHz (soit le double de la fréquence des FPGA 28 nm haut de gamme actuels). Rappelons que les composants Stratix 10, dont les premiers exemplaires de test devraient être disponibles avant la fin 2013, disposeront de transceivers à 56 Gbit/s et de performances de calcul DSP supérieures à 10 teraflops en simple précision. Dotés de plus de 4 millions d’éléments logiques, ils intègreront des mémoires 3D Sram, Dram ou sous forme d’Asic avec une interface UIB afin d’obtenir des bandes passantes mémoire élevées. En outre, les consommations annoncées seront jusqu’à 70% inférieures à celles des générations actuelles, à performances égales. Couplée aux outils de conception système d’Altera, basés sur le langage OpenCL, cette plate-forme de traitement hétérogène offrira des performances élevées adaptées aux applications d’accélération de traitements de données, par exemple au sein de systèmes radar ou d’infrastructures de communication. C’est la première fois qu’un processeur 64 bits est ainsi porté sur un SoC FPGA, désormais capable de supporter des débits de données plus de six fois supérieurs à ceux affichés par les SoC FPGA actuels les plus performants. Le Cortex-A53 fournit également des fonctionnalités nouvelles comme le support de la virtualisation, une capacité d'adressage mémoire atteignant les 256 To et un code de correction d’erreur (ECC) sur les caches L1 et L2. De plus, le Cortex-A53 peut fonctionner en mode 32 bits, ce qui permet d’exécuter sans modification le code et le système d’exploitation du Cortex-A9.

Altera choisit le processeur 64 bits Cortex-A53 quadricœur pour ses SoC Stratix 10

Le fournisseur de circuits programmables logiques Altera a profité de la manifestation ARM TechCon organisée à Santa Clara (Californie) pour annoncer que ses composants SoC Stratix 10, fabriqués suivant le procédé Tri-Gate ...14 nm d’Intel, intégreront un processeur quadricœur haut de gamme 64 bits ARM Cortex-A53, réalisé lui aussi en technologie Tri-Gate 14 nm. Sur le SoC, ce processeur vient compléter les blocs de traitement numérique du signal en virgule flottante ainsi qu’une matrice FPGA de haute performance, dotée d’une fréquence de fonctionnement supérieure à 1 GHz (soit le double de la fréquence des FPGA 28 nm haut de gamme actuels).

Rappelons que les composants Stratix 10, dont les premiers exemplaires de test devraient être disponibles avant la fin 2013, disposeront de transceivers à 56 Gbit/s et de performances de calcul DSP supérieures à 10 teraflops en simple précision. Dotés de plus de 4 millions d’éléments logiques, ils intègreront des mémoires 3D Sram, Dram ou sous forme d’Asic avec une interface UIB afin d’obtenir des bandes passantes mémoire élevées. En outre, les consommations annoncées seront jusqu’à 70% inférieures à celles des générations actuelles, à performances égales.

Couplée aux outils de conception système d’Altera, basés sur le langage OpenCL, cette plate-forme de traitement hétérogène offrira des performances élevées adaptées aux applications d’accélération de traitements de données, par exemple au sein de systèmes radar ou d’infrastructures de communication. C’est la première fois qu’un processeur 64 bits est ainsi porté sur un SoC FPGA, désormais capable de supporter des débits de données plus de six fois supérieurs à ceux affichés par les SoC FPGA actuels les plus performants. Le Cortex-A53 fournit également des fonctionnalités nouvelles comme le support de la virtualisation, une capacité d'adressage mémoire atteignant les 256 To et un code de correction d’erreur (ECC) sur les caches L1 et L2. De plus, le Cortex-A53 peut fonctionner en mode 32 bits, ce qui permet d’exécuter sans modification le code et le système d’exploitation du Cortex-A9.