Les systèmes de conversion haute vitesse et la logique programmable des FPGA peuvent désormais s’intégrer et dialoguer ensemble de manière standardisée dans un même équipement. Telle est l’annonce faite ...par Analog Devices et Xilinx qui ont testé sur leurs circuits respectifs la mise en œuvre de la spécification JESD204B promue par le Jedec. L’interopérabilité des deux technologies a été confirmée sur un FPGA Kintex-7 de Xilinx (plus précisément un transceiver intégré sous forme d’un bloc d’IP logique) et un convertisseur analogique-numérique AD9250 d’Analog Devices.

Développée par l’organisme Jedec, la spécification JESD204B vise à aplanir les difficultés d’interconnexion entre la logique programmable et les très nombreux sous-systèmes de conversion de données utilisés au sein notamment des équipements radio sans fil multimode, des modems large bande, etc. Il s’agit en tout état de cause d’améliorer les performances en offrant aux concepteurs une intégration au niveau système de ces deux entités, de réduire les problèmes de latence, d’obtenir une meilleure synchronisation entre canaux de communication, et donc de minimiser le goulot d’étranglement que constituent les flots de données envoyés vers les convertisseurs.

Les travaux d’interopérabilité ont porté en particulier sur la spécification JESD204B pour les sous-classes 0 et 1, à des vitesses allant de 1 Gbit/s à 12,5 Gbit/s sur 1 à 8 liens de communication, soit les performances supportées par le bloc d’IP émetteur/récepteur LogiCORE JESD204 de Xilinx.

Selon Dave Babicz, directeur en charge des alliances globales chez Analog Devices, ces avancées devraient « faciliter l’émergence d’interfaces dédiées à la conversion de données à très haute vitesse dans les systèmes embarqués et les équipements de communication ».