
Les cartes de BittWare à base de Stratix V supportent l’OpenCL Après avoir lancé des gammes de cartes PCIe et VPX 6U basées sur des FPGA Stratix V d’Altera, l’américain BittWare (représenté en France par EMG2) étoffe cette ligne de produits destinés à des applications ...à très faibles latences, avec des modèles aux formats compacts PCIe Half Size (la S5-PCIeHQ) et VPX 3U. Ces cartes, toujours basées sur le FPGA Stratix V d’Altera, sont dotées d’interfaces SFP+ et de “cages” QSFP+ reliées directement au FPGA. Elles supportent, avec des temps de latence très faibles, des interfaces 10 voire 40 Gigabit Ethernet et des connecteurs pour des cartes mezzanines au standard FMC. Avec deux “cages” QSFP+, il est ainsi possible de gérer jusqu’à deux liens 40 Gigabit Ethernet ou 8 liens 10 Gigabit Ethernet. Un coprocesseur Anemone, architecture multicoeurs DSP en virgule flottante et programmable en C, est disponible en option. Au-delà, pour programmer ce type d’association FPGA/coprocesseur, la gamme de cartes supporte l’OpenCL (Open Computing Language), langage dérivé du C, standardisé par le Khronos Group et conçu pour programmer des systèmes parallèles hétérogènes.

Les cartes de BittWare à base de Stratix V supportent l’OpenCL

Après avoir lancé des gammes de cartes PCIe et VPX 6U basées sur des FPGA Stratix V d’Altera, l’américain BittWare (représenté en France par EMG2) étoffe cette ligne de produits destinés à des applications ...à très faibles latences, avec des modèles aux formats compacts PCIe Half Size (la S5-PCIeHQ) et VPX 3U. Ces cartes, toujours basées sur le FPGA Stratix V d’Altera, sont dotées d’interfaces SFP+ et de “cages” QSFP+ reliées directement au FPGA. Elles supportent, avec des temps de latence très faibles, des interfaces 10 voire 40 Gigabit Ethernet et des connecteurs pour des cartes mezzanines au standard FMC.

Avec deux “cages” QSFP+, il est ainsi possible de gérer jusqu’à deux liens 40 Gigabit Ethernet ou 8 liens 10 Gigabit Ethernet. Un coprocesseur Anemone, architecture multicoeurs DSP en virgule flottante et programmable en C, est disponible en option. Au-delà, pour programmer ce type d’association FPGA/coprocesseur, la gamme de cartes supporte l’OpenCL (Open Computing Language), langage dérivé du C, standardisé par le Khronos Group et conçu pour programmer des systèmes parallèles hétérogènes.