
La plateforme de silicium Edge AI à coeur RISC-V d’Ainekko devient un projet open source de la Fondation OpenHW La plateforme de silicium CORE-ET qui accélère l'inférence d’IA basse consommation grâce à une architecture RISC-V multicœur, de la mémoire MRAM et des outils ouverts, développée par la sart-up Ainekko, a été acceptée au début de l’été comme un projet à part entière au sein de la Fondation OpenHW (), une initiative intégré au sein de la fondation Eclipse et centrée sur le développement et la standardisation de la propriété intellectuelle open source des semi-conducteurs. La plateforme CORE-ET est un ensemble de composants matériels et logiciels ouverts, conçus pour une inférence IA rapide et écoénergétique en périphérie de réseau, combinant une architecture RISC-V multicœur, une mémoire intelligente fondée sur la technologie MRAM et une plateforme de développement ouverte. « L’infrastructure d’IA connaît la même transition que celle observée pour les systèmes d’exploitation et les plateformes dans le cloud, explique Roman Shaposhnik, cofondateur et directeur technique d’Ainekko. Les systèmes fermés freinent l’innovation, tandis que les plateformes ouvertes l’accélèrent. En intégrant la plateforme CORE-ET Silicon à l’écosystème OpenHW de la Fondation Eclipse, notre volonté est de créer un socle neutre où développeurs, entreprises et chercheurs peuvent collaborer sur la prochaine génération de puces d’IA pour l’edge computing. » Selon Ainekko, face à la migration rapide des charges de travail d’IA des centres de données centralisés vers les usines, les systèmes robotiques, les drones et les appareils intelligents, l’industrie ont besoin de plateformes matérielles alliant performance, efficacité énergétique et flexibilité. A ce niveau, les initiatives de silicium ouvert sont de plus en plus perçues comme un moyen d’accélérer l’innovation en permettant aux développeurs d’expérimenter directement avec l’architecture, les outils et la conception système. Dans le détail, CORE-RET () est une architecture de processeur RISC-V 64 bits multicœur avec des extensions vectorielles/SIMD optimisées pour les charges de travail d’inférence parallèle, associée à une architecture de réseau sur puce (NoC) évolutive avec une mémoire MRAM intégrée et des interfaces système flexibles permettant un déploiement en tant qu’accélérateur ou plateforme embarquée autonome. Parallèlement, Ainekko a mis au point un émulateur d’architecture complet autorisant une expérimentation rapide et une itération de conception, ains qu’une plateforme de développement et des outils pour le portage et l’exécution de frameworks d’inférence d’IA. L’idée avec cette approche, est de favoriser la co-conception ouverte du matériel et des logiciels d’IA pour mettre en place des modèles d’innovation matérielle dans lequel l’architecture silicium évolue de pair avec le logiciel d’IA qu’elle exécute. Dans ce cadre, en rendant l’architecture, le RTL et les outils librement accessibles, Ainekko estime que les développeurs peuvent expérimenter différentes configurations matérielles, optimiser les charges de travail d’IA et contribuer à l’écosystème en y apportant des améliorations. Pour rappel, Ainekko, start-up pionnière dans le domaine des infrastructures d'IA ouvertes et définies par logiciel, fondé en 2023 et basée à San Francisco, a fusionné en janvier 2026 avec Veevx, une société de semi-conducteurs sans usine (fabless) connue pour ses solutions d'IA embarquée de pointe et ses innovations en matière de mémoire MRAM. L'entité issue de cette fusion rapproche deux types de développements innovants : la plateforme open source d'Ainekko dédiée aux puces natives pour l'IA et l'expertise de Veevx en matière d'IA embarquée, incluant sa technologie de mémoire propriétaire iRAM ainsi que son accélérateur d'IA basse consommation co-encapsulé dans des microcontrôleurs. () La mission de la Fondation OpenHW est notamment de fournir à la communauté mondiale une propriété intellectuelle (PI) ouverte et de haute qualité pour les processeurs et les systèmes, la conception complète étant in fine gravée en 16 nm (**) Le projet CORE-ET est délivré sous la licence “Solderpad Hardware License v2.1”, une licence matérielle ouverte permissive utilisée pour la propriété intellectuelle des semi-conducteurs, et qui s’appuie sur la licence Apache 2.0.

La plateforme de silicium Edge AI à coeur RISC-V d’Ainekko devient un projet open source de la Fondation OpenHW

La plateforme de silicium CORE-ET qui accélère l'inférence d’IA basse consommation grâce à une architecture RISC-V multicœur, de la mémoire MRAM et des outils ouverts, développée par la sart-up Ainekko, a été acceptée au début de l’été comme un projet à part entière au sein de la Fondation OpenHW (*), une initiative intégré au sein de la fondation Eclipse et centrée sur le développement et la standardisation de la propriété intellectuelle open source des semi-conducteurs.

La plateforme CORE-ET est un ensemble de composants matériels et logiciels ouverts, conçus pour une inférence IA rapide et écoénergétique en périphérie de réseau, combinant une architecture RISC-V multicœur, une mémoire intelligente fondée sur la technologie MRAM et une plateforme de développement ouverte.

« L’infrastructure d’IA connaît la même transition que celle observée pour les systèmes d’exploitation et les plateformes dans le cloud, explique Roman Shaposhnik, cofondateur et directeur technique d’Ainekko. Les systèmes fermés freinent l’innovation, tandis que les plateformes ouvertes l’accélèrent. En intégrant la plateforme CORE-ET Silicon à l’écosystème OpenHW de la Fondation Eclipse, notre volonté est de créer un socle neutre où développeurs, entreprises et chercheurs peuvent collaborer sur la prochaine génération de puces d’IA pour l’edge computing. »

Selon Ainekko, face à la migration rapide des charges de travail d’IA des centres de données centralisés vers les usines, les systèmes robotiques, les drones et les appareils intelligents, l’industrie ont besoin de plateformes matérielles alliant performance, efficacité énergétique et flexibilité.

A ce niveau, les initiatives de silicium ouvert sont de plus en plus perçues comme un moyen d’accélérer l’innovation en permettant aux développeurs d’expérimenter directement avec l’architecture, les outils et la conception système.

Dans le détail, CORE-RET (**) est une architecture de processeur RISC-V 64 bits multicœur avec des extensions vectorielles/SIMD optimisées pour les charges de travail d’inférence parallèle, associée à une architecture de réseau sur puce (NoC) évolutive avec une mémoire MRAM intégrée et des interfaces système flexibles permettant un déploiement en tant qu’accélérateur ou plateforme embarquée autonome.

Parallèlement, Ainekko a mis au point un émulateur d’architecture complet autorisant une expérimentation rapide et une itération de conception, ains qu’une plateforme de développement et des outils pour le portage et l’exécution de frameworks d’inférence d’IA.

L’idée avec cette approche, est de favoriser la co-conception ouverte du matériel et des logiciels d’IA pour mettre en place des modèles d’innovation matérielle dans lequel l’architecture silicium évolue de pair avec le logiciel d’IA qu’elle exécute.

Dans ce cadre, en rendant l’architecture, le RTL et les outils librement accessibles, Ainekko estime que les développeurs peuvent expérimenter différentes configurations matérielles, optimiser les charges de travail d’IA et contribuer à l’écosystème en y apportant des améliorations.

Pour rappel, Ainekko, start-up pionnière dans le domaine des infrastructures d'IA ouvertes et définies par logiciel, fondé en 2023 et basée à San Francisco, a fusionné en janvier 2026 avec Veevx, une société de semi-conducteurs sans usine (fabless) connue pour ses solutions d'IA embarquée de pointe et ses innovations en matière de mémoire MRAM.

L'entité issue de cette fusion rapproche deux types de développements innovants : la plateforme open source d'Ainekko dédiée aux puces natives pour l'IA et l'expertise de Veevx en matière d'IA embarquée, incluant sa technologie de mémoire propriétaire iRAM ainsi que son accélérateur d'IA basse consommation co-encapsulé dans des microcontrôleurs.

(*) La mission de la Fondation OpenHW est notamment de fournir à la communauté mondiale une propriété intellectuelle (PI) ouverte et de haute qualité pour les processeurs et les systèmes, la conception complète étant in fine gravée en 16 nm

(**) Le projet CORE-ET est délivré sous la licence “Solderpad Hardware License v2.1”, une licence matérielle ouverte permissive utilisée pour la propriété intellectuelle des semi-conducteurs, et qui s’appuie sur la licence Apache 2.0.