AMD apporte avec les Ryzen Embedded AI P100, dotés de 8 à 12 coeurs Zen, une IA évolutive pour applications industrielles et robotiques

Après avoir annoncé lors du dernier salon CES 2026, la gamme des processeurs Ryzen AI Embedded P100, conçus pour offrir des performances d’intelligence artificielle (IA) déterministes et à faible latence pour les applications automobiles et industrielles, AMD a profité du salon Embedded World 2026 pour enrichir cette famille de puces-systèmes avec six nouvelles références (P164, P174, P185, P164i, P174i et P185).

Ces circuits intègrent de 8 à 12 cœurs CPU Zen 5 (contre 4 à 6 pour les modèles précédents), un processeur graphique RDNA 3.5 et une unité neuronale (NPU, Neural Processing Unit) XDNA 2, concus par AMD, le tout sur une seule puce. Avec à la clé des performances allant jusqu’à 80 TOPS, contre 50 TOPS auparavant. 

La mémoire unifiée ente le CPU et le GPU permet un traitement à faible latence pour des tâches telles que la vision multicaméra par ordinateur, les applications de SLAM visuel (simultaneous localization and mapping) et la perception robotique.

Parallèlement, le NPU gère les charges de travail d'inférence IA basse consommation, comme la détection d'objets et la compréhension de scènes.

La gamme des Ryzen AI Embedded P100 compte ainsi désormais 12 références, avec les processeurs les plus performants - les P185 et P185i - qui intègrent jusqu’à 12 cœurs CPU Zen 5 flanquées de 24 Mo de mémoire cache L3 et d'une fréquence de fonctionnement pouvant atteindre 2,9 GHz.

A noter que les modèles commerciaux utilisent une mémoire LPDDR5X légèrement plus rapide, jusqu’à 8 533 Mega Transferts/s que les versions industrielles, limitées à 8 000 Mega Trnsferts/s.

Côté logiciel, AMD indique que ses SoC prennent désormais en charge la pile logicielle en open source ROCm de la société pour l'exécution de frameworks d'IA standard tels que PyTorch ou TensorFlow.

Au niveau de la programmation, ce logiciel ROCm utilise l'interface open source HIP (Heterogeneous-computing Interface for Portability), découplant la programmation du GPU vis-à-vis du matériel et éliminant la dépendance vis-à-vis d'un fournisseur entre la pile logicielle et le matériel.

AMD a également présenté une pile de référence virtualisée fondée sur l'hyperviseur Xen, assurant la consolidation de charges de travail à criticité mixte, c’et-à-dire l’exécution d'un système d'exploitation temps réel en parallèle à Windows ou Linux sur une seule puce.

AMD précise enfin que ces puces sont optimisées pour les modèles Llama 3.2-Vision, YOLOv12 et MobileSAM.

Selon AMD, ces processeurs embarqués x86 sont optimisés pour les applications industrielles de nouvelle génération et pour l'IA en périphérie, en allant de PC industriels pour l'usine intelligente jusqu’aux robots autonomes et aux dispositifs d'imagerie médicale.

Toujours selon AMD, ils permettent notamment de réaliser de la vision industrielle intelligente, d’intégrer les automates programmables et une interface homme-machine dans un seul PC industriel.

On notera enfin que la firme allemande Congatec a d'ores et déjà annoncé la disponibilité d’un module processeur au standard COM Express 3.1 Type 6, le conga-TCRP1, architecturé autour de ces processeurs.

Les livraisons en volume de ces circuits sont prévus pour juillet 2026. Les modèles dotés de 4 à 6 cœurs (P121, P132) devraient entrer en production plus tôt, dès le deuxième trimestre 2026.