Asteerics (Attractivity, Services and Training for Energy Efficiency Reach on Integrated Circuits and Systems), le centre de compétences français dédié à la micro‑électronique, sera officiellement lancé le 28 janvier à Paris.

Cette initiative stratégique s’inscrit dans le cadre du Chips Act, au sein d’un réseau européen de centres de compétences, présents dans chaque État membre, visant à soutenir l’innovation et la souveraineté technologique en semiconducteurs à l’échelle européenne.

Financé par l’Union européenne dans le cadre de la Chips Joint Undertaking et soutenu par l’État dans le cadre de l’AMI (Appel à Manifestation d’Intérêt) “Compétences et Métiers d’Avenir” du Programme France 2030, opéré par la Banque des Territoires, Asteerics est piloté par le pôle de compétitivité Minalogic en partenariat avec le CNFM (Coordination nationale pour la formation en micro électronique et en nanotechnologies), l’association Captronic et cinq pôles de compétitivités Aktantis, Alpha-RLH, Images & Réseaux, Smart Power et Systematic Paris-Region.

On notera que l’un des piliers principaux de l’European Chips Act réside dans la création de lignes pilotes à l’échelle continentale, destinées à accélérer le transfert de technologies avancées vers la production industrielle. Les premières lignes sélectionnées concernent des technologies de rupture, à savoir le FD‑SOI en 7 nm, les technologies GaN (nitrure de gallium) et SiC (carbure de silicium) ainsi que l’intégration hétérogène et les procédés en nœud inférieur à 2 nm. Le CEA‑Leti en France se voit confier la ligne FD‑SOI, tandis que l’organisme belge imec pilotera le projet en 2 nm.

Asteerics a donc pour objectif d’accompagner les start-ups et les PME industrielles dans le domaine de l’intégration de technologies de semiconducteurs avancées, afin d’améliorer l’efficacité énergétique et la compétitivité de leurs produits.

Les services proposés par Asteerics portent sur des sessions de sensibilisation et de formations sur les technologies microélectroniques et leurs applications, sur un accompagnement technico-économique sur mesure pour choisir les solutions les plus adaptées et structurer les projets de R&D, sur un accès à des expertises et infrastructures européennes - plateformes de conception, lignes pilotes, fonderies et services backend. 

Asteerics va se concentrer pour ses début en priorité sur les technologies de circuits intégrés, telles que les Asic (Application-specific integrated circuit) et ASSP (Application-specific standard parts) ains que les FPGA (Field Programmable Gate Arrays) et les PIC (Photonics Integrated Circuit).

A l’occasion de son inauguration officielle, Asteeerics organise le 28 janvier 2026 à Paris (*) une journée de présentation des objectifs de cette initiative avec des intervenions de la DGE (Direction générale des entreprises), de Virginie Hoël de l’IEMN de Lille, d’Hervé Ribot de Minalogic et Jean-Philippe Malicet de Cap’tronic, notamment.

Trois tables rondes sont au programme de cette journée. La première porte sur des témoignages et retours d’expérience sur le développement d’Asic, la seconde sur les opportunités de financement au développement d’un circuit intégré et la troisième sur le mode d’emploi des centres de ompétences, “design platform” et autres lignes pilotes.

Enfin, Philippe Notton de SiPearl et Thierry Bouchet de Wise-integration, apporteront leur expérience sur les chalenges a surmonter pour passer de l’idée à un produit commercialisable.

La participation à cet événement gratuit nécessite une inscription accessible ici

(*) FIAP Jean Monnet, 30 Rue Cabanis, 75014 Paris (Métro Glacière)