[EDITION ABONNES] Spécialiste des solutions de modélisation et de simulation pour l’architecture de processeur RISC-V, le britannique Imperas s’est engagé dans une collaboration tripartite avec les sociétés Mips et Ashling afin de soutenir les concepteurs dans tous les aspects du développement logiciel pour les puces-systèmes complexes à cœur(s) RISC-V.

Selon les trois partenaires, cette collaboration, qui s’appuie sur les modèles de référence Imperas pour le bloc d’IP multiprocesseur RISC-V eVocore P8700 de Mips (*) et sur les outils du kit de développement logiciel (SDK) RiscFree d'Ashling, s'étend au-delà du niveau standard de prise en charge de l'écosystème et doit accompagner les développeurs tout au long des diverses phases de conception, du pré-silicium (lors de l’émulation fine du comportement de la puce) jusqu’aux prototypes et à la prise en main par l’utilisateur final.

Parmi les principaux segments de marché ciblés, Imperas, Mips et Ashling citent l'automobile, le calcul haute performance (HPC) et les centres de données, ainsi que les infrastructures de communication et les équipements réseau. Des secteurs qui partagent une exigence commune en matière de processeurs puissants et de logiciels de niveau applicatif.

Dans le détail, les modèles de référence Imperas rapides fournissent au programmeur une vue sur les ressources matérielles exécutant des systèmes d'exploitation et des charges de travail applicatives, tandis qu’Ashling apporte une chaîne d'outils complète, y compris un environnement de développement intégré (IDE), un compilateur et un débogueur logiciel. Lors du développement initial du design d’une puce-système SoC, les plates-formes virtuelles facilitent l'exploration architecturale multicœur. Les étapes clés du projet telles que le portage du système d'exploitation, le développement de pilotes et la mise au point de logiciels applicatifs, sont alors assurées avant même que les prototypes de la puce ne soient disponibles, ce qui peut prendre plusieurs mois.

Par ailleurs, afin d’accélérer le déploiement des produits finaux, des FPK (Fixed Platform Kits) peuvent être utilisés par les utilisateurs des nouvelles puces comme cartes de développement virtuelles, précise Imperas.

Pour rappel, le bloc d’IP multiprocesseur eVocore P8700, première offre de Mips compatible avec le jeu d’instructions RISC-V, est présenté aussi comme le premier bloc d’IP RISC-V qui fournit un traitement des instructions dans le désordre (out-of-order) et une échelonnabilité cohérente multithread, multicœur et multicluster, afin d’offrir aux fabricants de puces-systèmes SoC et aux équipementiers un niveau encore jamais atteint de performances RISC-V.

Les modèles de référence Imperas ayant été utilisés en tant que Golden Reference Model lors de la vérification du bloc d’IP de Mips, ils sont désormais qualifiés comme références fiables pour le développement logiciel. « On dit souvent que le silicium sans logiciel, ce n’est rien d’autre que du sable, rappelle Simon Davidmann, le CEO d'Imperas Software. La simulation est désormais essentielle pour le développement de logiciels pour les processeurs multicœurs dotés de fonctionnalités avancées tels que l’eVocore P8700 de Mips. »

(*) Ce bloc d'IP a été couronné il y a quelques jours par le Trophée Embedded World 2023 dans la catégorie Conception SoC/IC/IP (lire notre article).

Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à l’architecture de processeur RISC-V : Embedded-RISC