
Lattice passe à un procédé de fabrication FD-SOI 28 nm pour des FPGA à très faible consommation [EDITION ABONNES] Avec la plate-forme de FPGA Nexus, Lattice Semiconductor est le premier fournisseur de circuits logiques programmables à tirer parti des avantages de la technologie FD-SOI 28 nm (Fully Depleted Silicon On Insulator) pour fabriquer des FPGA à très faible consommation.... Cette technologie mise en oeuvre au sein de la fonderie 28FDS de Samsung assure, selon Lattice, un courant de fuite de transistor 50% plus faible qu'avec le Cmos classique et s'avère particulièrement adaptée aux circuits dotés de 10 à 200 000 cellules logiques. Avec à la clé, toujours selon la société de semi-conducteurs, une réduction jusqu’à 75% de la consommation par rapport aux circuits équivalents du marché, une fiabilité (rapportée au taux d’erreurs SER, Soft Error Rate) jusqu’à 100 fois meilleure, et ce pour une empreinte physique plus petite. Les caractéristiques architecturales de Nexus incluent des blocs DSP optimisés et une capacité de mémoire sur puce plus élevée qui permettent des rapports mémoire/logique adaptés aux applications d’intelligence artificielle (IA) embarquées, assure Lattice. Les FPGA Nexus fonctionneraient en outre deux fois plus vite pour une consommation réduite de moitié par rapport aux générations précédentes de la société. Les marchés visés sont l'IoT renforcée par l'IA (AIoT), la vidéo, la vision industrielle, les infrastructures 5G et l’automatisation. Premier membre de la famille Nexus, le circuit CrossLink-NX est d’ores et déjà disponible pour certains utilisateurs privilégiés, et sera fabriqué en volume en 2020. Proposé en deux versions - 17k cellules logiques et 40k cellules logiques dans une circuit de 6 x 6 mm -, ce FPGA est principalement destiné aux applications de vision intégrée (vidéo, traitement d'image…) avec une bande passante Mipi disponible de 2,5 Gbit/s. Le FPGA est doté de mécanismes de mise en marche et d'autoconfiguration instantanées, soit une configuration des entrées/sorties en 3 ms (y compris les interfaces Mipi, PCIe et mémoire DDR3) avec un temps complémentaire de 15 ms pour l'autoconfiguration complète de la logique du circuit. La consommation typique du CrossLink-NX est d'environ 35 mW, son taux d’erreur SER est de 21,84 FIT (Failures-In-Time) et le rapport mémoire/logique, atteint 170 bits par cellule logique, une valeur adaptée au traitement des algorithmes d’inférence d’intelligence artificielle, précise Lattice. Ces plate-formes matérielles sont notamment attractives pour les applications de vision et d’IA intégrées car elles exécutent leurs fonctions en parallèle, ce qui accélère considérablement certaines charges de travail, en particulier les opérations d’inférence sur les données. « Les systèmes de vision intégrés deviennent de plus en plus complexes et nombre d'entre eux utilisent aujourd’hui plusieurs capteurs d’image, explique Bill Pu, cofondateur et président de Leopard Imaging, un concepteur d’équipements de vision industrielle. La mise en œuvre de systèmes architecturés autour de FPGA comme CrossLink-NX en périphérie de réseau (edge), là où la taille et la consommation énergétique sont cruciaux, nous permettent de développer des applications sophistiquées de traitement de signaux vidéo (pontage, agrégation, division...) pour l’industrie et l’automobile avec un seul composant. » Pour la programmation de ses derniers circuits en date, Lattice propose l’environnement de conception Radiant dans sa version 2.0. L’outil a pour ambition de guider le concepteur durant le développement, de la création du projet jusqu’à la production et au téléchargement des bitstreams sur le FPGA. Les développeurs disposant d’une expérience limitée dans les circuits à logique programmable peuvent tirer parti de fonctionnalités automatisées, tandis que les ingénieurs FPGA expérimentés disposent d'un contrôle plus granulaire des configurations du FPGA à des fins d’optimisation. L’environnement intègre un outil de débogage sur puce, une technologie d’analyse de synchronisation et de planification des chemins d’horloge, un éditeur d’ordres de modification technique (ECO, Engineering Change Order) et un outil d’analyse de l’intégrité du signal de chaque broche du circuit. Enfin pour être complet, signalons que Lattice propose aussi des cartes d’évaluation équipées du FPGA CrossLink-XP, avec une bibliothèque de blocs de propriété intellectuelle (IP) prévalidés pour cette architecture, afin de démarrer rapidement un projet.

Lattice passe à un procédé de fabrication FD-SOI 28 nm pour des FPGA à très faible consommation

[EDITION ABONNES] Avec la plate-forme de FPGA Nexus, Lattice Semiconductor est le premier fournisseur de circuits logiques programmables à tirer parti des avantages de la technologie FD-SOI 28 nm (Fully Depleted Silicon On Insulator) pour fabriquer des FPGA à très faible consommation.... Cette technologie mise en oeuvre au sein de la fonderie 28FDS de Samsung assure, selon Lattice, un courant de fuite de transistor 50% plus faible qu'avec le Cmos classique et s'avère particulièrement adaptée aux circuits dotés de 10 à 200 000 cellules logiques. Avec à la clé, toujours selon la société de semi-conducteurs, une réduction jusqu’à 75% de la consommation par rapport aux circuits équivalents du marché, une fiabilité (rapportée au taux d’erreurs SER, Soft Error Rate) jusqu’à 100 fois meilleure, et ce pour une empreinte physique plus petite.

Les caractéristiques architecturales de Nexus incluent des blocs DSP optimisés et une capacité de mémoire sur puce plus élevée qui permettent des rapports mémoire/logique adaptés aux applications d’intelligence artificielle (IA) embarquées, assure Lattice. Les FPGA Nexus fonctionneraient en outre deux fois plus vite pour une consommation réduite de moitié par rapport aux générations précédentes de la société. Les marchés visés sont l'IoT renforcée par l'IA (AIoT), la vidéo, la vision industrielle, les infrastructures 5G et l’automatisation.

Premier membre de la famille Nexus, le circuit CrossLink-NX est d’ores et déjà disponible pour certains utilisateurs privilégiés, et sera fabriqué en volume en 2020. Proposé en deux versions - 17k cellules logiques et 40k cellules logiques dans une circuit de 6 x 6 mm -, ce FPGA est principalement destiné aux applications de vision intégrée (vidéo, traitement d'image…) avec une bande passante Mipi disponible de 2,5 Gbit/s. Le FPGA est doté de mécanismes de mise en marche et d'autoconfiguration instantanées, soit une configuration des entrées/sorties en 3 ms (y compris les interfaces Mipi, PCIe et mémoire DDR3) avec un temps complémentaire de 15 ms pour l'autoconfiguration complète de la logique du circuit.

La consommation typique du CrossLink-NX est d'environ 35 mW, son taux d’erreur SER est de 21,84 FIT (Failures-In-Time) et le rapport mémoire/logique, atteint 170 bits par cellule logique, une valeur adaptée au traitement des algorithmes d’inférence d’intelligence artificielle, précise Lattice. Ces plate-formes matérielles sont notamment attractives pour les applications de vision et d’IA intégrées car elles exécutent leurs fonctions en parallèle, ce qui accélère considérablement certaines charges de travail, en particulier les opérations d’inférence sur les données.

« Les systèmes de vision intégrés deviennent de plus en plus complexes et nombre d'entre eux utilisent aujourd’hui plusieurs capteurs d’image, explique Bill Pu, cofondateur et président de Leopard Imaging, un concepteur d’équipements de vision industrielle. La mise en œuvre de systèmes architecturés autour de FPGA comme CrossLink-NX en périphérie de réseau (edge), là où la taille et la consommation énergétique sont cruciaux, nous permettent de développer des applications sophistiquées de traitement de signaux vidéo (pontage, agrégation, division...) pour l’industrie et l’automobile avec un seul composant. »

Pour la programmation de ses derniers circuits en date, Lattice propose l’environnement de conception Radiant dans sa version 2.0. L’outil a pour ambition de guider le concepteur durant le développement, de la création du projet jusqu’à la production et au téléchargement des bitstreams sur le FPGA. Les développeurs disposant d’une expérience limitée dans les circuits à logique programmable peuvent tirer parti de fonctionnalités automatisées, tandis que les ingénieurs FPGA expérimentés disposent d'un contrôle plus granulaire des configurations du FPGA à des fins d’optimisation. L’environnement intègre un outil de débogage sur puce, une technologie d’analyse de synchronisation et de planification des chemins d’horloge, un éditeur d’ordres de modification technique (ECO, Engineering Change Order) et un outil d’analyse de l’intégrité du signal de chaque broche du circuit.

Enfin pour être complet, signalons que Lattice propose aussi des cartes d’évaluation équipées du FPGA CrossLink-XP, avec une bibliothèque de blocs de propriété intellectuelle (IP) prévalidés pour cette architecture, afin de démarrer rapidement un projet.