
Le projet européen De-RISC planche sur une puce-système multicœur RISC-V pour l’aérospatial [EDITION ABONNES] Lancé officiellement le 1er octobre dernier pour une durée de trente mois et financé partiellement par la Commission européenne, le projet De-RISC (Dependable Real-time Infrastructure for Safety-critical Computer) a l’ambition de créer une plate-forme associant matériel et logiciel bâtie sur l’architecture de processeur open source RISC-V ...et calibrée pour les marchés du spatial et de l’avionique. Mené par quatre partenaires qui disposent d’une expertise dans les domaines de l’aérospatial et de la sûreté de fonctionnement, le projet réunit les sociétés Cobham Gaisler (Suède), fentISS (Espagne) et Thales (France), ainsi que le Barcelona Supercomputing Center (Espagne). Dans le détail, la plate-forme s’appuiera sur une puce-système SoC multicœur à architecture RISC-V de Cobham Gaisler, l’un des principaux fournisseurs de processeurs pour l’Agence spatiale européenne ESA, et sur l’hyperviseur qualifié pour l’espace XtratuM de fentISS (retenu dans divers projets satellitaires de type New Space comme la constellation OneWeb). Le Barcelona Supercomputing Center apportera de son côté ses techniques d’atténuation des interférences multicœurs, tandis que Thales testera la plate-forme au sein d’applications aérospatiales concrètes. « En élaborant la première plate-forme à architecture RISC-V 100% européenne pour l'espace, le projet De-RISC garantira un accès à des technologies conçues sur le vieux continent pour les applications aérospatiales, indique Paco Gomez Molinero, CEO de fentISS et coordinateur du projet De-RISC. C’est une contribution essentielle au programme labellisé "Technologies pour la non-dépendance et la compétitivité européennes" sur des marchés stratégiques pour l’Europe. » L’utilisation de l’architecture RISC-V, qui intéresse officiellement Thales depuis 2018 (lire nos articles ci-dessous), devrait aussi pérenniser la plate-forme au moment où les architectures PowerPC et Sparc, traditionnellement utilisées dans les systèmes avioniques et spatiaux, sont en perte de vitesse. Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à l’architecture de processeur RISC-V : Embedded-RISCV

Le projet européen De-RISC planche sur une puce-système multicœur RISC-V pour l’aérospatial

[EDITION ABONNES] Lancé officiellement le 1er octobre dernier pour une durée de trente mois et financé partiellement par la Commission européenne, le projet De-RISC (Dependable Real-time Infrastructure for Safety-critical Computer) a l’ambition de créer une plate-forme associant matériel et logiciel bâtie sur l’architecture de processeur open source RISC-V ...et calibrée pour les marchés du spatial et de l’avionique. Mené par quatre partenaires qui disposent d’une expertise dans les domaines de l’aérospatial et de la sûreté de fonctionnement, le projet réunit les sociétés Cobham Gaisler (Suède), fentISS (Espagne) et Thales (France), ainsi que le Barcelona Supercomputing Center (Espagne).

Dans le détail, la plate-forme s’appuiera sur une puce-système SoC multicœur à architecture RISC-V de Cobham Gaisler, l’un des principaux fournisseurs de processeurs pour l’Agence spatiale européenne ESA, et sur l’hyperviseur qualifié pour l’espace XtratuM de fentISS (retenu dans divers projets satellitaires de type New Space comme la constellation OneWeb). Le Barcelona Supercomputing Center apportera de son côté ses techniques d’atténuation des interférences multicœurs, tandis que Thales testera la plate-forme au sein d’applications aérospatiales concrètes.

« En élaborant la première plate-forme à architecture RISC-V 100% européenne pour l'espace, le projet De-RISC garantira un accès à des technologies conçues sur le vieux continent pour les applications aérospatiales, indique Paco Gomez Molinero, CEO de fentISS et coordinateur du projet De-RISC. C’est une contribution essentielle au programme labellisé "Technologies pour la non-dépendance et la compétitivité européennes" sur des marchés stratégiques pour l’Europe. »

L’utilisation de l’architecture RISC-V, qui intéresse officiellement Thales depuis 2018 (lire nos articles ci-dessous), devrait aussi pérenniser la plate-forme au moment où les architectures PowerPC et Sparc, traditionnellement utilisées dans les systèmes avioniques et spatiaux, sont en perte de vitesse.

Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à l’architecture de processeur RISC-V : Embedded-RISCV