[EDITION ABONNES] Membre fondateur de la fondation RISC-V, Andes Technology, l’un des principaux fournisseurs asiatiques de cœurs de processeurs 32 bits et 64 bits sous licence, multiplie les accords afin de renforcer la sécurité des cœurs compatibles avec le jeu d’instructions open source RISC-V. ...Déjà impliquée dans des collaborations avec les sociétés Dover Microsystems, Silex Insight et Tiempo Secure, la firme taiwanaise s’est engagée dans un partenariat stratégique avec Secure-IC, un fournisseur de solutions embarquées de sécurité, afin de proposer un processeur RISC-V hautes performances sécurisé via l’intégration de la technologie Cyber Escort Unit (Cyber EU) du Français (dont L’Embarqué avait tracé un portrait en mars 2013).

Cette technologie, associée aux cœurs RISC-V d'Andes, vise à assurer la protection d’une puce-système contre les attaques physiques et les cyberattaques telles que les dépassements de tampon, les attaques par injection de fautes ou les attaques par saut ou remplacement d'instructions. Elle est par ailleurs conforme aux niveaux de sécurité élevés (EAL) tels que définis par les Critères communs de certification et le profil de protection BSI PP0084. La solution est également présentée comme intégralement alignée sur les spécifications du programme SSITH (System Security Integration through Hardware and Firmware) de l’agence américaine Darpa.

Dans le détail, la technologie Cyber EU de Secure-IC jette les bases d’une cybersécurité activée par le silicium et accompagne étape par étape l’exécution d’un programme pour obtenir des performances d’exécution élevées de manière sécurisée, permettant ainsi la détection en temps réel des attaques de type zero-day (attaques n’ayant fait l’objet d’aucune publication ou n’ayant aucun correctif connu). Selon Secure-IC, elle vise à protéger contre quatre menaces : les attaques qui réutilisent des morceaux de code pour assembler un programme malveillant (Return-Oriented Programming, ROP ; Jump-Oriented Programming, JOP), les modifications du code exécutable, les manipulations du programme via l’appel à des fonctions illicites, et l’exploitation de dépassements de tampon pour modifier le contexte du programme.

La solution, ajoute le Français, est en outre déterministe en termes de timing et peut convenir aux applications temps réel voire critiques (dans l’automobile par exemple) ainsi qu’aux systèmes cyberphysiques (en pouvant détecter des problèmes, qu’ils proviennent d’une attaque physique ou cyber).

« Avec la plate-forme intégrée et la démonstration sur FPGA de la solution combinée associant la technologie Cyber EU de Secure-IC et les cœurs de processeur RISC-V d’Andes, les concepteurs de puces-systèmes SoC peuvent désormais contrer les attaques hostiles du monde extérieur avec des performances et une sécurité réseau sans égales », assure Charlie Su, directeur technique et vice-président exécutif d’Andes Technology.

Le bloc d’IP phare de Secure-IC, estampillé Securyzr, est une racine de confiance qui vise à garantir la sécurité des équipements et qui offre des services tels que l’authentification, la gestion du cycle de vie, la configuration à distance et l’inscription dans le cloud. En tant que sous-système de sécurité, il peut intégrer une unité de traitement spécifique bâtie sur un cœur AndesCore V5 standard ou optimisé pour la cybersécurité. Le bloc Securyzr s’appuyant sur le cœur AndesCore renforcé par la technologie Cyber ​​EU offrirait ainsi une résilience face à diverses attaques telles que les attaques par canal auxiliaire, les attaques par injection de faute et les cyberattaques.

Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à la sécurité dans les systèmes embarqués : Embedded-SEC https://www.linkedin.com/showcase/embedded-sec/

Vous pouvez aussi suivre nos actualités sur la vitrine LinkedIN de L'Embarqué consacrée à l’architecture de processeur RISC-V : Embedded-RISCV https://www.linkedin.com/showcase/embedded-riscv/