L'embarqué > Logiciel > Algorithmes > Synopsys étoffe ses blocs d’IP de sécurité avec les algorithmes dernier cri ChaCha20 et Poly1305

Synopsys étoffe ses blocs d’IP de sécurité avec les algorithmes dernier cri ChaCha20 et Poly1305

Publié le 30 mars 2018 à 10:08 par Pierrick Arlot        Algorithmes Synopsys

Synopsys
Acteur majeur sur le marché des blocs d’IP (blocs de propriété intellectuelle) pour FPGA, Asic et puces-systèmes SoC, Synopsys a ajouté les algorithmes ChaCha20 et Poly1305 (RFC 7539) à son portefeuille d’IP DesignWare d’accélération de protocoles de sécurité multidomaine. Objectif : permettre aux concepteurs d’implémenter de façon efficace les fonctions d’authentification et de chiffrement les plus récentes afin qu'ils puissent protéger au mieux leurs SoC pour objets connectés (IoT).
 
Poly1305 est un code MAC (Message Authentification Code) utilisé pour vérifier l’authenticité d’un message et l’intégrité des données qu’il véhicule. Tout comme l’algorithme de chiffrement symétrique ChaCha20, il a été conçu comme une alternative plus sécurisée aux algorithmes plus anciens mis en œuvre dans le protocole TLS/SSL (versions 1.2 et 1.3), le protocole sous-jacent qui sécurise la majorité des communications Internet émanant de navigateurs (HTTPS), de clients VoIP (Voice over IP), de terminaux mobiles ou d’applications IoT.
 
Dans l’absolu, la famille DesignWare Multipurpose Security Protocol Accelerator IP de Synopsys est conçue pour accélérer une vaste gamme d’algorithmes de cryptographie gourmands en puissance de calcul et mis en œuvre dans la plupart des protocoles de sécurité (SSL/TLS, IPSec, Wi-Fi, LTE…). Ces blocs d’IP prennent en charge les environnements d’exécution de confiance (TEE), garantissent l’accès sécurisé aux clés de cryptographie et fournissent aussi des parades contre les attaques par analyse différentielle de consommation (DPA), précise Synopsys. Leur capacité de virtualisation permet également aux concepteurs de partager une même instance d’accélérateur de protocole de sécurité entre plusieurs processeurs hôtes ou plusieurs cœurs d’un même processeur pour diminuer le nombre de portes logiques dans le silicium, réduire l’empreinte mémoire et simplifier la gestion logicielle, ajoute encore la société américaine.

Sur le même sujet