L'embarqué > Normes & spécifications > Architecture > Le SGeT publie la version 2.0 de son guide de conception pour porteuses de modules Smarc

Le SGeT publie la version 2.0 de son guide de conception pour porteuses de modules Smarc

Publié le 14 mars 2017 à 07:56 par Pierrick Arlot        Architecture

MSC Smarc 2.0

[EMBEDDED WORLD 2017] Neuf mois après la publication de la spécification de module processeur Smarc 2.0, le groupement SGeT (Standardization Group for embedded Technologies) vient de finaliser le guide de conception pour cartes porteuses ad hoc. Sa publication sur le site de l’association industrielle qui compte une quarantaine de membres est imminente.

La version 2.0 du standard Smarc, rappelons-le, vise à répondre à l’évolution des besoins et des architectures de processeur x86 et ARM. Par rapport à la version 1.1, elle présente en termes de connectivité plusieurs interfaces supplémentaires dont un second canal LVDS, un second port Ethernet, des signaux de déclenchement IEEE1588, une quatrième ligne PCI Express, des ports USB en plus (à hauteur d’un maximum de 6x USB 2.0 et 2x USB 3.0), des signaux de gestion d’alimentation x86, ainsi que des interfaces eSPI (enhanced SPI) et DP++. Par ailleurs, un module Smarc 2.0 pourra supporter jusqu’à trois afficheurs numériques, un premier via, au choix, les interfaces LVDS 24 bits (x2), eDP (4 canaux) ou Mipi DSI (4 canaux), un second via les signaux HDMI et DP++, et le troisième via une interface DP++. En corollaire, quelques interfaces rarement utilisées ou perçues comme obsolètes ont disparu à l’instar de l’interface parallèle pour caméra, de l’interface parallèle pour afficheur, des signaux PCI Express Presence et Clock Request, de l’interface SPDIF, d’un bus I2S (sur les trois supportés jusque-là) et du port eMMC.

Selon le SGeT, le Smarc 2.0 a été accueilli favorablement par l’industrie et de nombreux concepteurs sont déjà prêts à se lancer dans le développement de cartes porteuses compatibles. Le guide de conception Smarc 2.0, qui présente des schémas détaillés et donne des recommandations pour le tracé des circuits imprimés, a bénéficié de l’apport de sociétés comme ADLink, Advantech, Congatec, Kontron, MSC Technologies, Portwell et Technagon.

Plusieurs sociétés ont déjà annoncé des modules processeurs Smarc 2.0, essentiellement basés sur l’Atom E3900, à l’instar d’ADLink, Congatec, MSC Technologies et Portwell. MSC a ainsi dévoilé il y a quelques jours (photo ci-contre) son premier module Smarc 2.0 aux dimensions de 82 x 50 mm, référencé MSC SM2S-AL et doté d’une enveloppe thermique comprise entre 7 W et 14 W. Le produit embarque un Atom E3900 à double ou quadruple cœur (E3950, E3940, E3930), un Pentium quadricœur (N4300) ou un Celeron à double cœur (N3350) 14 nm de génération Apollo Lake, ainsi que jusqu’à 8 Go de mémoire SDRam LPDDR4 quadricanal. Le module supporte jusqu’à trois afficheurs indépendants et dispose de liens Gigabit Ethernet, PCI Express, SATA III et Mipi CSI-2.

Portwell, pour sa part, a annoncé en février ses premiers modules Smarc 2.0 basés sur l'architecture x86 (photo ci-contre). Estampillés PSMC-M101, ils sont eux aussi basés sur la génération Apollo Lake des processeurs Atom, Pentium et Celeron. Ceux-ci sont en outre flanqués d'un module de sécurité TPM Optiga d'Infineon. Les composants TPM ont vocation à protéger les équipements contre les attaques physiques ou logicielles et d’éviter les vols ou les pertes de données. Ils visent en particulier à empêcher l'installation ou l'exécution de logiciels qui n'ont pas été vérifiés par le fournisseur du système d'exploitation ainsi que l'exécution de code signé sur un matériel qui ne possède pas les droits afférents.

Sur le même sujet