L'embarqué > Logiciel > Développement > L’architecture de processeur open source RISC-V a son simulateur virtuel signé Imperas

L’architecture de processeur open source RISC-V a son simulateur virtuel signé Imperas

Publié le 17 janvier 2019 à 12:36 par François Gauthier        Développement Imperas

Imperas Simulateur riscOVPsim

Le britannique Imperas Software, spécialiste des plates-formes virtuelles et de la simulation logicielle hautes performances pour architectures de processeurs, a décidé d'ajouter à sa panoplie un outil destiné à simuler la plate-forme virtuelle ouverte RISC-V. Cet outil est baptisé riscvOVPsim et a été annoncé officiellement en fin d’année dernière. Il s’agit d’un simulateur de jeu d'instructions (ISS) de référence, incluant un modèle open source issu de la communauté des développeurs RISC-V. L’outil riscvOVPsim est à la fois un simulateur RISC-V gratuit et un modèle de processeur RISC-V monocœur complet, offrant, selon Imperas, des performances de simulation de haut niveau pour les tests de développement et de conformité. Il intéresse en premier lieu des équipes qui n’ont pas encore à disposition de circuits physiques installés sur des cartes de développement.

L'outil autorise de ce fait la mise en place de tests de vérification de la conception, et notamment du code embarqué, à un stade précoce du cycle de développement. Tout en fournissant une plate-forme virtuelle de référence pour les tests de conformité.

Concrètement, la plate-forme fournit d’abord un modèle de processeur rapide RISC-V configurable, et une implantation complète à cœur unique des spécifications des fonctionnalités ISS RISC-V 32/64 bits actuelles. Ce modèle complet couvre, selon Imperas, toutes les configurations et variantes autorisées du RISC-V. Ce modèle, précis au niveau instruction, est configurable pour n’importe quelle architecture RISC-V et convient comme cible pour développer des applications sans recours à un système d'exploitation.

Ensuite la plate-forme logicielle procure un simulateur de CPU RISC-V, fondé sur la la technologie Open Virtual (OVP) d’Imperas. Ce simulateur utilisé par le groupe de conformité RISC-V est essentiellement utile pour la validation des tests de conformité aux spécifications RISC-V. Il offre une simulation rapide exécutant plus d'un milliard d'instructions par seconde sur un PC hôte standard (sous Windows ou Linux). Les paramètres, configurables à l'exécution pour toutes les options de spécification RISC-V, facilitent en outre la comparaison des résultats avec la mise en œuvre d’un fichier de conception au niveau RTL.

riscvOVPsim est disponible gratuitement pour une utilisation personnelle, académique ou commerciale, et le modèle fourni est en open source. Pour le mettre en œuvre, il suffit de télécharger le fichier exécutable à partir de l’environnement GitHub et de l'exécuter sur un ordinateur hôte Linux ou Windows standard.

 

Sur le même sujet