Flex Logix étend sa technologie de “FPGA dans un SoC” avec des blocs DSP et mémoire

Flex Logix

Connu pour sa technologie permettant l’intégration d’une matrice de FPGA au sein de circuits de type SoC pendant la phase de conception (et lors de l’écriture du code RTL), l’américain Flex Logix annonce l’ajout, dans son ...architecture EFLX, de blocs DSP et de blocs mémoire adossés au réseau logique du FPGA. Ces deux extensions, très utilisées dans les applications à base de FPGA, ouvrent la voie à des conceptions qui ont besoin d’une très faible latence au niveau des accès mémoire et de fortes capacités de calcul embarqué. Ces deux types de blocs peuvent en outre être optimisés et adaptés une fois que le circuit est fabriqué, et peuvent même être mis à jour après l’installation opérationnelle du circuit dans le produit final.

L’intérêt de cette approche est qu’il est possible d’adapter finement les caractéristiques du bloc mémoire (taille des buffers et FiFO, choix d'une architecture simple port ou double port, test intégré de type BIST, temps d’accès…) au regard des performances attendues du circuit SoC. De même, pour la partie DSP, il est plus aisé avec cette technologie, par rapport à un FPGA classique, d’optimiser le fonctionnement des 40 briques de type MAC (multiplieur/additionneur/accumulateur) disponibles pour les adapter aux applications de traitement d’images, de filtres FIR (Finite Impulse Response), de transformées de Fourrier rapides (FFT), etc. Les performances obtenues sont, selon Flex Logix, similaires à celles d’un FPGA fabriqué en technologie 28 nm avec par exemple une capacité de 500 Méch./s pour un filtre FIR 22 bits 5-TAP.

Le compilateur EFLX proposé par Flex Logix fonctionne pour le langage Verilog et ne nécessite pas d'expérience spécifique en FGPA pour être utilisé.

A noter qu’en France, la société Menta, créée en 2009, basée à Montpelier et émanation du Laboratoire d’informatique, de robotique et de microélectronique de Montpellier (LIRMM), propose une technologie similaire avec sa solution eFPGA délivrée sous la forme d’un bloc d’IP logiciel à insérer dans le flot de conception d’un SoC.