L'embarqué > Matériel & systèmes > Composant > Cadence multiplie par 13 les performances de son cœur de DSP dédié imagerie et vision

Cadence multiplie par 13 les performances de son cœur de DSP dédié imagerie et vision

Publié le 07 octobre 2015 à 12:55 par Pierrick Arlot        Composant  Cadence

Cadence Tensilica DSP vision
Une multiplication par 13 des performances de traitement d’image et de vidéo pour une consommation d’énergie réduite en moyenne d’un facteur cinq par rapport à la génération précédente ! Telles sont les caractéristiques mises en avant par Cadence Design Systems pour son cœur de DSP Tensilica Vision P5 qui succède au DSP IVP-EP de la même société.
 
Le processeur de signal numérique Tensilica Vision P5 a ainsi été entièrement repensé pour les applications qui nécessitent un niveau très élevé de parallélisme pour les traitements et les opérations mémoire. Il peut ainsi prendre en charge les tâches complexes de vision et de traitement d’image à une résolution et à des fréquences d’affichage élevées, assure Cadence. À ce titre, le DSP Tensilica Vision P5 est à même de soulager le processeur (ou cœur(s) de processeur) principal de ces tâches afin d’augmenter la vitesse de traitement et de réduire la consommation d’énergie. Applications visées : l’optimisation d’image et de vidéo, l’imagerie stéréo et 3D, le traitement en profondeur des cartes géographiques, la vision industrielle, la détection et l'authentification faciale, la réalité augmentée, le suivi d’objets, l'évitement d’objets et la réduction avancée du niveau de bruit.
 
Selon Cadence, le cœur de DSP Tensilica Vision P5 repose sur une architecture à jeu d’instructions (ISA) 8, 16 et 32 bits considérablement élargie et optimisée, qui convient aux systèmes d’aide à la conduite automobile (détection de piétons, reconnaissance des panneaux de signalisation, détection de changements de voie, régulation de vitesse adaptative, prévention des accidents), ainsi qu’aux systèmes de vision pour l’Internet des objets. Dans le détail, le cœur peut effectuer jusqu’à quatre opérations ALU (unité d’arithmétique et de logique) vectorielles par cycle d’horloge, avec pour chacune fournir une puissance de traitement de 32 Gflops à 1 GHz.
 
 
 

Sur le même sujet