L'embarqué > Logiciel > Développement > Aldec et Codasip créent un environnement de simulation pour la vérification des instructions maison du RISC-V

Aldec et Codasip créent un environnement de simulation pour la vérification des instructions maison du RISC-V

Publié le 25 mars 2020 à 13:07 par François Gauthier        Développement Codasip

Aldec Codasip

[EDITION ABONNES] La société américaine Aldec, spécialiste des outils de simulation en langage HDL et de vérification pour les conceptions FPGA et Asic, a affiché lors du dernier salon Embedded Word les résultats d’une collaboration avec le tchèque Codasip qui développe des cœurs de processeurs embarqués RISC-V ...

La lecture de cet article est réservé aux abonnés payants du site.

 

 

Pour plus de souplesse, nous vous proposons plusieurs formules d'abonnement sans aucune obligation de renouvellement :

       Durée Prix
       1 mois      12 euros HT, soit 14,40 euros TTC
       6 mois   60 euros HT, soit 72 euros TTC 
       1 an  120 euros HT, soit 144 euros TTC

 

  • Vous avez déjà un compte, n'oubliez pas de vous connecter en cliquant sur "Connexion"

 

  • Vous avez déjà un compte, vous êtes connecté, et vous souhaitez souscrire un abonnement payant : 


 

  • Vous n'avez pas de compte et vous souhaitez souscrire un abonnement payant :





 

 

Sur le même sujet