L'embarqué > Normes & spécifications > Sécurité > Altera s'allie avec Intrinsic-ID pour instiller dans ses FPGA des blocs de protection contre le clonage

Altera s'allie avec Intrinsic-ID pour instiller dans ses FPGA des blocs de protection contre le clonage

Publié le 13 octobre 2015 à 12:36 par François Gauthier        Sécurité Altera

PUF

Développer un FPGA à très haut niveau de sécurité et de protection des données. Tel est le sens de la collaboration entre le fournisseur de circuits programmables Altera (désormais dans le giron d’Intel) et le hollandais Intrinsic-ID (émanation de Philips Electronics), un spécialiste des technologies de sécurité embarquées basées sur la mise en œuvre sous licence de fonctions de protection physique contre le clonage, les PUF (Physically Unclonable Function). Cette collaboration assure, selon Altera, un très haut niveau de sécurité à la fois au processus de configuration du FPGA ainsi qu’aux fonctions d'authentification du composant pour des applications de la Défense, de communications, de centres de données, de logiciels dans le nuage et de la gestion de la chaîne d'approvisionnement. Ceci grâce au stockage de clés de sécurité basé sur la technologie PUF qui associe logiciel et fonctions matérielles, empêchant le clonage de ces systèmes.

L’intégration des solutions de sécurité d'Intrinsic-ID a été réalisée au sein des  FPGA et SoC Stratix 10 d'Altera. Cette approche permet aux concepteurs d’applications sur FPGA de proposer une protection solide contre le piratage des systèmes en reliant les informations de conception confidentielles et sensibles aux caractéristiques physiques uniques de chaque composant (par analogie, on peut parler d’un équivalent électronique d'une empreinte digitale humaine). Cette méthode d’authentification s’appuie notamment au sein des PUF sur l'utilisation d'un Secure Device Manager (SDM) pour la gestion des aspects sécurité. Centralisant les commandes de l'ensemble du FPGA, le Secure Device Manager contrôle en effet les opérations clés telles que la configuration, la sécurité du composant, les réponses aux Single Event Upsets (SEU) et la gestion de l'alimentation.

Ainsi, le gestionnaire SDM crée un système de gestion unifié, sécurisé pour l'ensemble du composant, y compris la matrice du FPGA, le sous-système processeur câblé Hard Processor System (HPS) dans les circuits de type SoC, les blocs de propriété intellectuelle matériels et les blocs d'entrées/sorties.

« Les solutions que nous développons conjointement avec Intrinsic-ID vont nous permettre de renforcer la sécurité des fichiers de configuration des conceptions dans le FPGA, mais également d'authentifier les composants dans les applications sensibles fonctionnant sur FPGA », a commenté Dan McNamara, vice-président de la division Embarqué chez Altera.

Sur le sujet des PUF, un article complet et didactique écrit par Richard Newell de Microsemi, téléchargeable ici, a été publié dans l'e-Magazine l'Embarqué n°10.

Sur le même sujet